数字电子技术基础第三章 门电路

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
i f (u)
u
击穿
iIS(eU T1) (常温 U T下 2m 6 V)电压
温度的 电压当量
材料 硅Si 锗Ge
开启电压 0.5V 0.1V
导通电压 0.5~0.8V 0.1~0.3V
反向饱 开启 和电流 电压
反向饱和电流 1µA以下 几十µA
三、二极管的等效电路
理想 二极管
导通时i与u成 线性关系
• 电平有偏移 • 带负载能力差
• 只用于IC内部电路
3.3 CMOS门电路
3.3.1MOS管的开关特性
金属层
一、MOS管的结构
氧化物层 半导体层
PN结ห้องสมุดไป่ตู้
S (Source):源极 G (Gate):栅极 D (Drain):漏极 B (Substrate):衬底
以N沟道增强型为例:
图01.07 PN结加正向电压 时的导电情况
(动画1-4)
(2) PN结加反向电压时的导电情况
PN结加反向电压时的导电情况如图01.08所示。
外加的反向电压,方向 与PN结内电场方向相同, 加强了内电场。内电场对多 子扩散运动的阻碍增强, 扩散电流大大减小。PN结 呈现高阻性。
(动画1-5)
图 01.08 PN结加反向电压时 的导电情况
掺杂性:往纯净的半导体中掺入某些杂质,导电 能力明显改变
1 本征半导体
完全纯净的、具有晶体结构的半导体,称为本征 半导体。
价电子
Si
Si
共价健
Si
Si
图01.01(a)晶体中原子的排列方式
图01.01(b) 硅单晶中的共价健结构
共价键中的两个电子,称为价电子。
2、本征半导体中的两种载流子
为什么要将半 导体变成导电 性很差的本征 半导体?
构成门电路的核心器件是半导体器件
§ 3.2 半导体基础知识
1 本征半导体 2 杂质半导体 3 PN结的形成及其单向导电性
§ 3.2 半导体基础知识
半导体的导电特性:
热敏性:当环境温度升高时,导电能力显著增强 (可做成温度敏感元件,如热敏电阻)。
光敏性:当受到光照时,导电能力明显变化 (可做 成各种光敏元件,如光敏电阻、光敏二极 管、光敏三极管等)。
二极管电路的基本问题和分析方法
二种工作状态
判断导通还是截止:
一、理想模型
UD > Uon 则导通 UD < Uon 则截止
特性
iD
uD
符号及
等效模型
S
S
正偏导通,uD = 0;反偏截止, iD = 0 U(BR) =
二、恒压源模型
特性
iD uD
正偏导通,uD = Uon; 反偏截止, iD = 0 U(BR) =
理想开关 导通时 UD=0 截止时IS=0
近似分析 中最常用
导通时UD=Uon 截止时IS=0
应根据不同情况选择不同的等效电路!
总结
半导体二极管的导电特性:
(1) 截止区: V< 0, I=0
(2) 导通区: 当0<V<Von时,正向电流为零,Von称为死 区电压或开启电压。 当V>Von时,开始出现正向电流,并按指数 规律增长。
3.3 分立元件门电路
3.3.1 二极管与门
设VCC = 5V 加到A,B的 VIH=3V
VIL=0V 二极管导通时 VDF=0.7V
A BY 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V
规定3V以上为1 0.7V以下为0
A BY 0 00 0 10 1 00 1 11
PN结加正向电压时,呈现低电阻,具有较 大的正向扩散电流——PN结导通;
PN结加反向电压时,呈现高电阻,具有 很小的反向漂移(饱和)电流——PN结截止。
结论:PN结具有单向导电性。
半导体二极管
一、二极管的组成
将PN结封装,引出两个电极,就构成了二极管。
二、二极管的伏安特性及电流方程 二极管的电流与其端电压的关系称为伏安特性
掺入杂质的本征半导体称为杂质半导体。
(1)N型半导体
在常温下即可 变为自由电子
掺入五价元素
Si
Si
pS+i
Si

掺杂后自由电子数目
余 大量增加,自由电子导电
电 成为这种半导体的主要导
子 电方式,称为电子半导体
或N型半导体。
磷原子
在N 型半导体中自由电子 是多数载流子,空穴是少数
载流子。
(2) P型半导体
Si
Si
BS–i
Si
硼原子
掺入三价元素 空穴 掺杂后空穴数目大量
增加,空穴导电成为这 种半导体的主要导电方 式,称为空穴半导体或 P型半导体。 在 P 型半导体中空穴是多 数载流子,自由电子是少数 载流子。
4 PN结
空间电荷区也称 PN 结
少子的漂移运动
P 型半导体
内电场 N 型半导体
------ + + + + + + ------ + + + + + + ------ + + + + + + ------ + + + + + +
3.2.3 二极管或门
设VCC = 5V 加到A,B的 VIH=3V
VIL=0V 二极管导通时 VDF=0.7V
A BY 0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
规定2.3V以上为1 0V以下为0
A BY 0 00 0 11 1 01 1 11
二极管构成的门电路的缺点
数字电子技术基础第三章 门电路
第三章 门电路
§ 3.1 概述 § 3.2 半导体基础知识 § 3.3 分离元件门电路 § 3.4 CMOS集成门电路 § 3.5 TTL门电路
3.1 概述
• 门电路:实现基本运算、复合运算的单元电路,如 与门、与非门、或门 ······
门电路中以高/低电平表 示逻辑状态的1/0
图01.02 本征激发和复合的过程(动画1-1、动画1-2 )
因热激发而出现的自由电子和空穴是同时成对出 现的,称为电子空穴对。游离的部分自由电子也可能 回到空穴中去,称为复合,如图01.02所示。
本征激发和复合在一定温度下会达到动态平衡。
3 杂质半导体
(1) N(Negative)型半导体 (2) P(Positive)型半导体
浓度差 多子的扩散运动
扩散和漂移 这一对相反的 运动最终达到 动态平衡,空 间电荷区的厚 度不再改变。
(动画1-3)
6 PN结的导电性
(1) PN结加正向电压时的导电情况
PN结加正向电压时的导电情况如图01.07所示。
外加的正向电压, 方向与PN结内电场方向 相反,削弱了内电场。 扩散电流加大。扩散电 流远大于漂移电流,可 忽略漂移电流的影响, PN结呈现低阻性。
相关文档
最新文档