单片机课件(黄英):第5章 单片机并行存储器扩展 双语教学_黄英_《单片机原理及应用》讲义

合集下载

第五部分单片机中断和存储空间的扩展教学课件.ppt

第五部分单片机中断和存储空间的扩展教学课件.ppt

What happened if IF is not cleared?
单片机的认识与实践
Lecture3 Page 10
中断控制
• 中断允许/禁止
– 全局中断控制 -- enable/disable ALL interrupts
• CPU的CCR寄存器中一个特殊位. • 在复位后,全局禁止位是置起的 • 中断发生后,全局禁止位也被置起
– 适于处理对时间响应要求低的场合 – 程序设计简单
Page 22
5.1 单片机中断 ——中断工作流程
1、中断源:能使CPU产生中断的信号源,CPU所能支持的中断源 的数目反映CPU对外部事件的处理能力。 以MC9S12XSl28为例,提供了: ● 114个可屏蔽的中断向量($FF10~$FFF2)。 ●提供一个非可屏蔽中断向量XIRQ($FFF4)。 ●提供一个非可屏蔽软件中断(SWl) ($FFF6)。 ●提供一个非可屏蔽非法指令陷阱($FFF8)。 ●提供三个系统复位向量($FFFA—$FFFE) (看门狗、时钟监视器、复位)。
单片机的认识与实践 Page 8
中断 vs 轮询
• 比如早上7点早起,要听第一节单片机课:
反复看钟 确定时间。。。
单片机的认识与实践
Lecture3 Page 9
中断标志位
• Indications -- Interrupt flag (IF)
– 每一个中断源都有对应的中断标志 – 中断标志位将引发向CPU的中断请求 – 通过读写操作可以清除中断标志位
• 中断
– – – –
– – – –
适于处理对响应要求非常高的事件 适于处理持续事件非常短的事件 适于低功耗的应用 程序设计较复杂
周期/连续的检查外部事件是否发生 消耗大量CPU的处理时间 轮询过程需要和其他功能代码结合 由于CPU需要处理其他事件(可能是无关紧要的),可能丢失关键事件

单片机原理及应用第五章存储器扩展ppt课件

单片机原理及应用第五章存储器扩展ppt课件

入编程脉冲;
A0 O0
OE
:输出允许信号,低
O1 O2
电平有效。
GND
1
24
2
23
3
22
4
21
5
20
6 271619
7
18
8
17
9
16
10
15
11
14
12
13
Vcc
A8 A9 Vpp
OE
A 10 CE / PGM
O7 O6 O5 O4 O3
14
为深入学习习近平新时代中国特色社 会主义 思想和 党的十 九大精 神,贯彻 全国教 育大会 精神,充 分发挥 中小学 图书室 育人功 能
即 80H 0~09FFFH
20
为深入学习习近平新时代中国特色社 会主义 思想和 党的十 九大精 神,贯彻 全国教 育大会 精神,充 分发挥 中小学 图书室 育人功 能
译码法编址示例
5V
P2.7
P2.6
C E3 B
Y0 Y1
P2.5
A
138
E1 E2
Y7
P2.4~2.0
P0.7~0.0 PSEN
74LS373
27640地址范围:0000H~1FFFH 0000,0000,0000,0000~0001,1111,1111,1111 27641地址范围:2000H~3FFFH 0010,0000,0000,0000~0011,1111,1111,1111 27642地址范围:4000H~5FFFH 0100,0000,0000,0000~0101,1111,1111,1111
P2.6
P2.7
P2.5
P2.4

(单片机完整课件PPT)第五章

(单片机完整课件PPT)第五章

⑴ 对定时/计数器T0、T1中断,外中断边沿触发方式, CPU响应中断时就用硬件自动清除了相应的中断请求标 志。 ⑵对串行口中断,用户应在串行中断服务程序中用软件清 除TI或RI。
⑶对外中断电平触发方式,需要采取软硬结合的方法消除 后果。
只要 P1.0 端输出一个负脉冲就可以使 D 触发器置 “ 1” ,从而撤消了低电平的中断请求信号。所需 的负脉冲可增加如下两条指令得到: ORL P1,#01H ;P1.0为“1” ANL P1,#0FEH ;P1.0为“0”
T1
PX1 PT0 PX0
/INT1 T0 /INT0
相应位置1为高优先级;置0为低优先级。
优先级结构:
(1)低优先级中断可被高优先级中断所中断,反之不能; (2)任何一种中断(不管是高级还是低级),一旦得到
响应,与它同级的中断源不能再中断它。
(3)同级的中断源同时请求时,遵循辅助优先级顺序。
同级内的优先权 INT0 T0 INT1 T1 串行口 辅助优先级顺序 高
中断类型: (1)按中断源的不同分为: 硬件中断:由硬件产生请求使CPU响应中断。 软件中断:指可以通过相应的中断指令使CPU响应中断。 (2)按是否可屏蔽分为: 可屏蔽中断:指用户可以通过中断控制指令来控制CPU 是否响应中断源的中断请求。 不可屏蔽中断:指CPU不能屏蔽中断源的中断请求,必
ቤተ መጻሕፍቲ ባይዱ
须响应该中断请求。
2.中断申请标志
定时器控制寄存器TCON(88H)
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
ITX:选择 INTx中断触发方式。 ITX=1,选择 INT x 为下降沿触发方式。 ITX=0,选择
INT x 为低电平触发方式。

第5章MCS-51单片机扩展存储设计-课件

第5章MCS-51单片机扩展存储设计-课件
地址范围: 2732(1)的地址范围:7000H~7FFFH; 2732(2)的地址范围: B000H~BFFFH; 6116(1)的地址范围:E800H~EFFFH; 6116(2)的地址范围:D800H~DFFFH。 线选法特点
➢ 优点:电路简单,不需另外增加硬件电路,体积小, 成本低。
➢ 缺点:可寻址的器件数目受限,地址空间不连续。 ➢ 只适于外扩芯片不多,规模不大的单片机系统
写选通信号。
5.2.3 单片机系统的串行扩展技术 ➢ 优点:串行接口器件体积小,与单片机接口时需要的I/O
口线少, 可靠性提高。
➢ 缺点:串行接口器件速度较慢 在多数应用场合,还是并行扩展占主导地位。 5.3 读写控制、地址空间分配和外部地址锁存器
5.3.1 存储器扩展的读写控制 RAM芯片:读写控制引脚OE*和WE* ,与RD*和WR*相连。 EPROM芯片:只有读出引脚,OE* ,与PSEN*相连。
2. 译码法 ➢ 常用译码器芯片:
74LS138(3-8译码器) 74LS139(双2-4译码器) 74LS154(4-16译码器) ➢ 全译码:全部高位地址线都参加译码; ➢ 部分译码:仅部分高位地址线参加译码。
(1)74LS138(3~8译码器) 当译码器的输入为某一个固定编码时,其输出只有某 一个固定的引脚输出为低电平,其余的为高电平。
5.3.2 存储器地址空间分配
PSEN
P2.2--P2.0
P0
373
ALE
G
A0~A7
A8~A10
OE CS
2716
D7~D0
WE OE
6116(2)
D7~D0 CE
A0~A7
A8~A10
WE
OE

单片机应用系统扩展课件

单片机应用系统扩展课件

后,P0口又作为数据总线口
(D7~D0),对当前的地址单元
传输数据。 4
2.P2口的口线作为高位地址 P2口的全部8位口线用作系统高8位地址线,再加上地 址锁存器输出提供的低8位地址,便形成了系统的16位地址 总线,从而使单片机系统的寻址范围可达到64KB。 3.控制信号线 这些信号有的就是单片机引脚的第一功能信号,有的 则是P3口第二功能信号。其中包括: PSEN*:外部扩展的程序存储器的读选通信号; RD*和WR*:外部数据存储器和I/O接口的读、写选通 控制信号; EA*:片内、外程序存储器访问选择控制端。
单片机进行存储器扩展,实 际上就是设计单片机的三总线如 何和存储器3类信号进行连接。
A0~An
D0~D7
WE* OE* CE*
62xxx
图10-8 SRAM逻辑符号
15
对3类线要掌握以下特点: A0~An:片内地址输入线,单片机向存储器传送地址信 号。片内地址线的数量,确定了存储器芯片片内的单元数量。 地址线有n+1条,意味着存储器芯片内部有2n+1个单元,通常 用16进制表示。如6264的地址线有13条,则内部有213个单元, 即1FFFH个单元(8KB)。 D0~D7:双向三态数据线,用来 对地址线确定的存储单元输入/输出数据信号。不传输数据时, 引脚呈现高阻状态 CE*:片选信号输入线,低电平有效。只有存储器的片选 信号有效,该存储器才能进行读、写或擦除操作,否则数据 线位高阻状态。 OE*:读选通信号输入线,低电平有效。对于SRAM,直 接连接单片机的RD*信号;对于EPRON,直接连接PSEN*信 号,对于EEPROM,可以采用RD*和PSEN*相“与”的信号。 WE*:写允许信号输入线,低电平有效。对于SRAM或 EEPROM,直接连接单片机的WR*信号;EPROM不能在线写, 所以不要连接。

黄英_《单片机原理及应用》讲义.

黄英_《单片机原理及应用》讲义.
MOVX A, @Ri MOVX @Ri, A
They are Read/Write instructions of external RAM.
19
3.2.2 Data transfer instructions
3. Data Transfer of Program Memory
MOVC A, @A+DPTR MOVC A, @A+PC
Source operand: A, Rn, Direct address, Indirect address register, #data, #data16
Destination operand: A, Rn, Direct address, Indirect address register
15
3.2.1 The symbol meaning of Instruction format
See P45
14
Return
3.2 Instruction Introduction
3.2.2 Data transfer instructions (29 items)
• General format: MOV <Destination operand>, <Source operand>
MOV direct2, direct1 MOV direct, Rn MOV Rn, direct MOV @Ri, direct MOV direct, @Ri
MOV 50H,30H MOV 32H, R1 MOV R0, 33H MOV @R1, 0D0H MOV 0D0H, @R1
17
3.2.2 Data transfer instructions

《单片机第五章》PPT课件

《单片机第五章》PPT课件

精选PPT
24
ORG 0000H
START:LJMP MAIN
;跳转到主程序
ORG 0003H
LJMP INTO
;转向中断服务程序
ORG 0030H
;主程序
MAIN:CLR IT0
;设为电平触发方式
SETB EA
;CPU开放中断
SETB EX0
;允许中断
MOV DPTR,#1000H ;设置数据区地 址指针
TI,串行口发送中断标志位。当CPU将一个发 送数据写入串行口发送缓冲器时,就启动了发送 过程。每发送完一个串行帧,由硬件置位TI。 CPU响应中断时,不能自动清除TI,TI必须由软 件清除。
RI,串行口接收中断标志位。当允许串行口接 收数据时,每接收完一个串行帧,由硬件置位RI。 同样,RI必须由软件清除。
精选PPT
20
§5.3 中断系统的应用
AT89C51中断功能的应用主要包括两 方面的内容:一是各中断源的合理运用和相 应硬件电路的设计,二是初始化程序和中断 服务程序的编写。下面通过几个应用举例加 以理解。
精选PPT
21
[例]利用外中断实现程序的单步执行。
AT89C51内部有4 KB字节的Flash存储 器,用户编写好的程序用简单的程序写入 器很容易写入和擦除,在没有开发系统的 条件下,利用外中断实现程序的单步运行 为用户调试程序带来一定的方便。
用于设定各中断源的优先级,字节地址B8H。
PS:串行口中断优先级控制位 PT1:T1中断优先级控制位 PX1:INT1中断优先级控制位 PT0:T0中断优先级控制位 PX0:INT0中断优先级控制位 以上各位:1-高优先级;0-低优先级。
精选PPT
13

《单片机技术应用》课件——第六章 单片机并行存储器扩展

《单片机技术应用》课件——第六章 单片机并行存储器扩展
A8
74LS 373
18
17 14 13
8
D7
D6 D5
D4 D3
Q7
Q6 Q5
Q4 Q3
19
16 15
12 9
1 2 3
4 5
A7
A6 A5
A4 A3
7 4
3
D2 D1
D0G
Q2 Q1
OEQ0
6 5
2
6 7
8
A2 A1
A0
2732 4K×8
11 1
GND 17 O7
16 15
14
13 11 10
O6 O5
(2K×8位)、6264(8K×8位)、62256(32K×8位) 等。根据题目容量的要求,我们选用SRAM 6116。 6116的管脚与EPROM 2716管脚兼容,管脚如图所示。
1 A7
VCC 24
2 3
A6 A5
6116
A8 A9
23 22
4
5 6
A4 A3
A2
WE OE
A10
21
20 19
GND 31
EA
P2.3 P2.2
P2.1 P2.0
24
23 22 21
8031
P0.7
P0.6 P0.5
P0.4 P0.3
32
33 34
35 36
P0.2 P0.1
P0.0
37
38 39
ALE 30 PSEN 29
+5 V
GND
24 12 18
21 VCC GND CE
19 22
23
A11 A10 A9
EPROM 27512 64KB 16根地址线

新编单片机应用技术第五章MCS-51系统扩展技术-精品文档资料PPT课件

新编单片机应用技术第五章MCS-51系统扩展技术-精品文档资料PPT课件

概况二
点击此处输入相关文本内容 点击此处输入相关文本内容
概况三
点击此处输入相关文本内容 点击此处输入相关文本内容
项目引入
1.项目描述 片外RAM对信号灯的控制及可编程I/O口的应用 2.硬件电路与工作原理 让学生根据任务分析硬件要求,画出具体电路,并在实验 开发板上接线 3.程序设计(给出控制程序)
控制总线—— CB,ALE 、EA P、SEN WR 、 RD 、等。
12
§7-2 存储器的扩展
一、三总线的连接 1、数据线的连接
P0口的八位线承担此任,此时不用外接上拉电阻。 2、地址线的连接
P0口承担地址低八位线,A0 ~ A7; P2口承担地址高八位线。A8 ~ A15。 注意:P0口线地址 / 数据分时复用,需用地址锁存器
SJMP START
;8个数据读完,继续从第一个数据单元开始。
7
单片机内资源少,容量小,在进行较复杂过程的控制时, 它自身的功能远远不能满足需要。为此,应扩展其功能。
MCS-51单片机的扩展性能较强,根据需要,可扩展:
ROM、RAM; 定时 / 计数器; 并行I / O口、串行口; 中断系统扩展等。
OE WE CS2 CS1
22 27 26 20
接 8031RD 接 8031W R VCC
1 2 0 0× 8
b 5
a
c
d
e
g 3
f
2 dp
7
6
4
0
PC0 0
1
2
3
PC1 4
5
6
7
PC2 8
9
10
11
PC3 12
13
14
15
PA0~PA 7

《单片机存储器扩展》

《单片机存储器扩展》
一是,芯片本身的地址线(与容量有关)
二是,芯片选通信号的获得方式。
扩展存储器时,总是让单片机低位地址与存储器芯片地址线相 接;而让单片机剩余的高位地址线(在P2口)常作为片选信号 线。
这种方法对SRAM、EPROM、扩展I / O芯片、外设同样适用。
P2.5 = 0时,选中2764;“64” 8K×8b = 23×210 = 213
地址输入
地址译码
16K位 存储矩阵
编辑课件
2716信号引脚说明如下:
①A0~A10为11位地址线 ②O0~O7 为8位数据线 ③CE/PGM为双重功能
控制线
2716
④0E 为输出允许信号
⑤VPP为电源线 ⑥Vcc为主电源线,
接+5V电源
⑦GND为地线
2716信号引脚图
编辑课件
△程序存贮器芯片工作方式
编辑课件
6116与2764在0800H ~ DFFFH范围内地址重 叠,这是不是违反交 换原则呢?
不会!因为,6116是SRAM,2764是EPROM。除地址和选 通信号外,还有读/写控制信号起作用。
RAM —— /WE /OE
ROM —— /OE
/WR /RD /PSEN
可用来区分 二器件
编辑课件
CPU
内部 ROM
内部 RAM
定时/ 计数器
数据总线 地址总线 控制总线
并行 I/O口
串行 I/O口
中断 接口
MCS-51并行总线结构
编辑课件
1.数据总线DB(Data Bus) 2.地址总线AB(Address Bus) 3.控制总线CB(Control Bus)
地址总线—— AB,P0口提供(A7 ~ A0); P2口提供(A15 ~ A8),共16位。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Contents:
1. Single Chip Extension 2. Multi-Chip Extension
23
Return
1. Single Chip Extension · EPROM: 2716(2KB×8) 211 → A0~A10 → 23×28பைடு நூலகம்→ P2.2~P2.0 P0.7~P0.0 P2.7(Chip Selection Line)
1. Single Chip Expanding
· 6116(2KB×8) 211 → A10~A0 → 23×28 → P2.2~P2.0 → P0.7~P0.0
36
Fig. 8 Single Chip Extension of Data Memory
37
Address Arrangement: 0000H ~ 07FFH
·Bi-direction : MCU ←→ Memory, I/O interface
10
(2)System Bus Construction
· Address Bus: P0(low 8-bit address lines): needs 8-bit address latch(74LS273, 74LS373) P2(high address lines): don’t need when < 256 bytes(extended memory) · Data Bus: P0 · Control Bus: ALE, PSEN, EA, RD, WR
21
2. Working Modes of EPROM 2716
five types:
·Read
·Unselect
·Programming ·Program Verification ·Programming forbidden
22
Return
5.2.3 Extension examples of Program Memory
13
Return
1. Memory System of Microcontroller
Fig. 3 Memory Space Arrangement of 8051 Memory 14 System
Return
2. Address Searching Technology of Memory Extension
11
Fig. 2 Construction Diagram of System Bus Extension
12 Return
5.1.2 Memory extension & addresses arrangement
Contents: 1. Memory System of Microcontroller 2. Address Searching Technology of Memory Extension
17
Return
5.2 Program memory extension
Contents:
5.2.1 Read Only Memory(ROM) 5.2.2 Typical extension Chip of Program Memory 5.2.3 Extension examples of Program Memory
Home work
2
5.1 Memory extension introduction
Contents:
5.1.1 System extension & its structure
5.1.2 Memory extension & addresses arrangement
Return
3
5.1.1 System extension and it’s structure Contents: 1. Structure of system extension 2. System Bus & its construction method
4 types:
·Read
·Write ·Unselect ·Forbidden
34
Return
5.3.3 Examples of Extension Data Memory
Contents:
1. Single Chip Expanding
2. Multi-Chip Expanding
35
Return
31
Return
5.3.2 Typical Extension Chip of Data Memory
6116(2KB×8): 211 → A10~A0 6264(8KB×8): 213 → A12~A0
32
1. Pins Arrangement of SRAM 6116(2KB×8)
33
2. Working Modes of SRAM 6116
40
Fig. 9 Multi-Chip Extension of Data Memory
41
Address Arrangement: Chip #1: 7000H ~ 77FFH Chip #2: 6800H ~ 6FFFH
Chip #3: 5800H ~ 5FFFH
28
Address Arrangement: 29 Chip #1: 0000H ~ 1FFFH, Chip #2: 8000H ~ 9FFFH Return
5.3 Data memory extension
Contents:
5.3.1 Random-Access Memory(RAM)
5.3.2 Typical extension Chip of Data Memory
15
(1) Line-Selection Method ·Uses address line directly. ·Suitable for expanding memory in small scale.
16
(2) Encoding Method ·Uses encoder to produce chipselection signal. ① Dual 2-4 encoder: 74LS139 ② 3-8 encoder: 74LS138 ·Suitable for expanding memory in large scale.
26
Return
2. Multi-Chip Extension · Two EPROMs: 2764(8KB×8),
total space: 16KB×8
· 13 2
→ A0~A12
→ 25×28
→ P2.4~P2.0、
P0.7~P0.0、 P2.7(Chip Selection Line)
27
Fig. 6 Multi-Chip Extension of Program Memory
· Carry address information.
· Single direction: MCU → Memory, I/O interface · number determines the number of memory Its cells: n → 2n · Maximal extension space: 216 cells = 64KB
To solve the followings: (1)Address arrangement of each expanded memory chip. (2)Selection of each expanded memory chip. (The main problem) 2 ways: ·Line-Selection Method ·Encoding Method
18
Return
5.2.1 Read Only Memory(ROM)
1. Mask ROM 2. PROM/otpROM
· PROM: Programmable ROM · OtpROM: One Time Programmable ROM
3. EPROM
· EPROM: Erasable Programmable ROM · Types: 2716(2KB×8),2732(4KB×8), 2764(8KB×8),27128(16KB×8), 27256(32KB×8), etc.
38
Return
2. Multi-Chip Expanding · Four SRAMs: 6116(2KB×8) total space: 8KB×8 · 11 → A10~A0 2 (1)Adopts: Line-Selection Method (2)Adopts: Encoding Method
4. EEPROM(E2PROM)
· 2PROM: Electrically Erasable Programmable E · Types: 28C16,28C17,2817A, etc.
5. Flash ROM
· Types: 28F256, 28F516, etc.
19
Return
5.2.2 Typical Extension Chip of Program Memory
39
Return
(1)Adopts: Line-Selection Method
· Four SRAMs: 6116(2KB×8)
total space: 8KB×8
· 11 → A10~A0 2 211
= 23×28
→ P2.2~P2.0
P0.7~P0.0
P2.6~P2.3(4 Lines Selection)
Contents: 1. Pins of EPROM 2716(2KB×8)
2. Working Modes of EPROM 2716
相关文档
最新文档