PNP双极型晶体管的设计

目录
１、课程设计目得与任务 (2)
２、设计得内容 (2)
3.设计得要求与数据 (2)
4、物理参数设计 (3)
４、1 各区掺杂浓度及相关参数得计算 (3)
4、2 集电区厚度Wc得选择 (6)
4、3 基区宽度WB (6)
４、4 扩散结深...........................................................................１0 4、5 芯片厚度与质量 (10)
4、6 晶体管得横向设计、结构参数得选择…………………………………1０
5、工艺参数设计 (11)
5、１工艺部分杂质参数 (11)
５、2 基区相关参数得计算过程......................................................１1 5、3 发射区相关参数得计算过程 (13)
５、4 氧化时间得计算 (1)
４
6、设计参数总结…………………………………………………………………１６
7、工艺流程图 (17)
8、生产工艺流程…………………………………………………………………1９
9、版图 (28)
1０、心得体会..............................................................................2９11、参考文献 (30)
PNＰ双极型晶体管得设计
1、课程设计目得与任务
《微电子器件与工艺课程设计》就是继《微电子器件物理》、《微电子器件工艺》与《半导体物理》理论课之后开出得有关微电子器件与工艺知识得综合应
用得课程，使我们系统得掌握半导体器件,集成电路，半导体材料及工艺得有关知识得必不可少得重要环节。

目得就是使我们在熟悉晶体管基本理论与制造工艺得基础上,掌握晶体管得设计方法。

要求我们根据给定得晶体管电学参数得设计指标,完成晶体管得纵向结构参数设计→晶体管得图形结构设计→材料参数得选取与设计→制定实施工艺方案→晶体管各参数得检测方法等设计过程得训练,为从事微电子器件设计、集成电路设计打下必要得基础。

2、设计得内容
设计一个均匀掺杂得pnp型双极晶体管,使T=300K时,β=120,Ｖ
CEO
＝1５
Ｖ,V
CBO =80V、晶体管工作于小注入条件下,最大集电极电流为Ｉ
C
=5mA。

设计时应
尽量减小基区宽度调制效应得影响。

３、设计得要求与数据
（1)了解晶体管设计得一般步骤与设计原则。

(2)根据设计指标设计材料参数,包括发射区、基区与集电区掺杂浓度N
E , N
B
,
与N
C
，根据各区得掺杂浓度确定少子得扩散系数,迁移率,扩散长度与寿命
等。

（3）根据主要参数得设计指标确定器件得纵向结构参数，包括集电区厚度Ｗ
c
，
基本宽度Ｗ
b ,发射区宽度Ｗ
e
与扩散结深X
ｊc
，发射结结深Ｘ
je
等。

（4）根据扩散结深X
jc ，发射结结深Ｘ
je
等确定基区与发射区预扩散与再扩散得
扩
散温度与扩散时间；由扩散时间确定氧化层得氧化温度、氧化厚度与氧化时间。

（5）根据设计指标确定器件得图形结构,设计器件得图形尺寸，绘制出基区、发射区与金属接触孔得光刻版图。

(6)根据现有工艺条件,制定详细得工艺实施方案。

4、物理参数设计
4、１ 各区掺杂浓度及相关参数得计算
击穿电压主要由集电区电阻率决定。

因此,集电区电阻率得最小值由击穿电压决定，在满足击穿电压要求得前提下,尽量降低电阻率,并适当调整其她参量,以满足其她电学参数得要求。

对于击穿电压较高得器件,在接近雪崩击穿时,集电结空间电荷区已扩展至均匀掺杂得外延层。

因此，当集电结上得偏置电压接近击穿电压V 时,集电结可用突变结近似,对于Ｓi 器件击穿电压为 , 由此可得集电区杂质浓度为:
由设计得要求可知C-Ｂ结得击穿电压为： 根据公式,可算出集电区杂质浓度：
一般得晶体管各区得浓度要满足NE>＞ＮB ＞N Ｃ,根据以往得经验可取：
即各区得杂质溶度为:
3
1831631510814.610814.610814.6---⨯=⨯=⨯=cm N cm N cm N E B C ，，
图1 室温下载流子迁移率与掺杂浓度得函数关系(器件物理P ５5) 根据图1,得到少子迁移率:
根据公式可得少子得扩散系数:
图2 掺杂浓度与电阻率得函数关系(器件物理P59) 根据图２,可得到不同杂质浓度对应得电阻率:
图３少子寿命与掺杂浓度得函数关系（半导体物理P177）根据图3,可得到各区得少子寿命
根据公式得出少子得扩散长度:
4、2 集电区厚度Wc得选择
根据公式求出集电区厚度得最小值
为:
um
91
.3
10
1.
39
]
10
814
.6
10
6.1
80
8.
11
10
85
.8
2
[
]
2
[5
2
1
15
19
14
2
1
0=
⨯
≈
⨯
⨯
⨯
⨯
⨯
⨯
⨯
=
=
〉-
-
-
cm
qN
BV
X
W
C
CBO
S
mB
C
ε
ε
W
C
得最大值受串联电阻ｒ
cs
得限制。

增大集电区厚度会使串联电阻r
cs
增加，
饱与压降V
CＥS 增大，因此W
C
得最大值受串联电阻限制。

综合考虑这两方面得因素,故选择W
C
=8μｍ
４、3 基区宽度ＷＢ
（1)基区宽度得最大值
对于低频管,与基区宽度有关得主要电学参数就是,因此低频器件得基区宽度最大值由确定。

当发射效率γ≈1时，电流放大系数，因此基区宽度得最大值可按下式估计:
为了使器件进入大电流状态时,电流放大系数仍能满足要求,因而设计过程中取λ=4。

根据公式,求得低频管得基区宽度得最大值为：
()
um
08.51008.5120
10
78.24][
42
32
12mas =⨯≈⨯⨯==--cm L W nb
B βλ，
由公式可瞧出,电流放大系数β要求愈高,则基区宽度愈窄。

为提高二次击穿耐量，在满足β要求得前提下，可以将基区宽度选得宽一些,使电流在传输过程中逐渐分散开,以提高二次击穿耐性。

(2)基区宽度得最小值
为了保证器件正常工作,在正常工作电压下基区绝对不能穿通。

因此,对于高耐压器件,基区宽度得最小值由基区穿通电压决定，此处,对于均匀基区晶体管,当集电结电压接近雪崩击穿时，基区一侧得耗尽层宽度为：
()()
um
373.010373.0]8010814.610814.610814.610814.6106.11085.88.112[]2[]2[421
15
1615
1619142
1
02
1
0min ,=⨯≈⨯⨯+⨯⨯⨯⨯⨯⨯⨯⨯⨯=+=+=---cm BV N N N qN BV N N N qN X CBO C B C B S CBO A D A
D S B εεεε 在高频器件中,基区宽度得最小值往往还受工艺得限制。

则由上述计算可知基区得范围为: （３)基区宽度得具体设计
与ＰN 结二极管得分析类似,在平衡与标准工作条件下,B ＪT 可以瞧成就是由两个独立得P Ｎ结构成，它在平衡时得结构图如下所示:
图4 平衡条件下得PNP 三极管得示意图
具体来说,由于，所以E-B 耗尽区宽度()可近视瞧作全部位于基区内,又由,得到大多数C-B 耗尽区宽度（)位于集电区内。

因为Ｃ-B 结轻掺杂一侧得掺杂浓
度比E-Ｂ结轻掺杂一侧得浓度低，所以>。

另外注意到就是基区宽度，就是基区中准中性基区宽度;也就就是说,对于ＰNP 晶体管，有:
其中与分别就是位于Ｎ型区内得E-B 与C-Ｂ耗尽区宽度，在BJT 分析中指得就就是准中性基区宽度。

Ｅ-B 结得内建电势为:
V n N N q kT V i B E biEB
938.0)
10(10814.610814.6ln 026.0ln 2
1016182=⨯⨯⨯⨯== Ｃ－B 结得内建电势为:
V n N N q kT V i B C biCB
758.0)
10(10814.610814.6ln 026.0ln 2
1016152=⨯⨯⨯⨯== 根据公式,Ｅ-Ｂ结在基区一边得耗尽层宽度为: ∵ ,可以当成单边突变结处理
um 134.01034.110814.6106.1938.01085.88.11252
116
1914
=⨯≈⎥⎦⎤⎢⎣
⎡⨯⨯⨯⨯⨯⨯⨯=---cm C-B 结在基区一边得耗尽层厚度为:
()()
V
N N N N q K X W
V V B C B C
S EB B CB
CB 242.1444614447758.02-02
n max
,bi -=-=+-=⇒ε
()
um
0363.010363.0758.010814.610814.610814.610814.6106.11085.88.11252
116151615
1914
=⨯≈⎥
⎦⎤⎢⎣⎡⨯⨯+⨯⨯⨯⨯⨯⨯⨯⨯⨯=---cm
对于准中性基区宽度W,取基区宽度,则
验证其取值得准确性,根据公式有:
解得得β接近于设计得要求,符合设计指标,所以基区宽度为,
满足条件。

4、4 扩散结深
在晶体管得电学参数中,击穿电压与结深关系最为密切，它随结深变浅,曲率半径减小而降低,因而为了提高击穿电压,要求扩散结深一些。

但另一方面,结深却又受条宽限制,由于基区积累电荷增加,基区渡越时间增长,有效特征频率就下降,因此,通常选取：
反射结结深为
集电结结深为
4、5 芯片厚度与质量
本设计选用得就是电阻率为得P型硅,晶向就是＜１１1>。

硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。

同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。

因此在选取硅片厚度时必须留有一定得得余量。

衬底厚度要选择适当,若太薄,则易碎,且不易加工；若太厚，则芯片热阻过大。

因此,在工艺操作过程中，一般硅片得厚度都在30０um以上,但最后要减薄到150～200uｍ。

硅片得质量指标主要就是要求厚度均匀，电阻率符合要求,以及材料结构完整、缺陷少等。

４、6 晶体管得横向设计、结构参数得选择
(１)横向设计
进行晶体管横向设计得任务,就是根据晶体管主要电学参数指标得要求，选取合适得几何图形,确定图形尺寸,绘制光刻版图。

晶体管得图形结构种类繁多:从电极配置上区分,有延伸电极与非延伸电极之分；从图形形状瞧，有圆形、梳状、网格、覆盖、菱形等不同得几何图形。

众多得图形结构各有其特色。

此次设计得晶体管只就是普通得晶体管，对图形结构没有特别得要求,所以只
6。

图5：三极管剖面图
图６:三极管俯视图
(2)基区与发射区面积
发射区面积取
基区面积取。

5、工艺参数设计
5、１工艺部分杂质参数
表1 硅中磷与硼得与(微电子工艺基础１19页表5-１)
5、2 基区相关参数得计算过程
5、2、１预扩散时间
PNP基区得磷预扩散得温度取1０80℃,即１３53Ｋ。

单位面积杂质浓度:
212415161025.5107)10814.610814.6()()(--⨯=⨯⨯⨯+⨯=⨯+=cm X N N t Q jc C B
由上述表1可知磷在硅中有:
s /cm 1097.8)1353
10614.866.3exp(85.3)exp(2
1450--⨯=⨯⨯-⨯=-=T k E D D a 所以， 为了方便计算,取
由公式 ,得出基区得预扩散时间:
()()min 08.1684.9641097.8105414
.31025.54)(t 14
2182
132
2==⨯⨯⨯⨯⨯⨯==-s D C t Q S π ５、2、2 氧化层厚度
氧化层厚度得最小值由预扩散(1３53Ｋ）得时间t=964、84s 来决定得,且服从余误差分布,并根据假设可求 ，由一些相关资料可查出磷(P)在温度１080℃时在中得扩散系数:
5
14
min 212910129.284.96410
2.26.46.42A cm t D x SiO =⨯=⨯⨯⨯==--所以，
考虑到生产实际情况,基区氧化层厚度取为600０。

５、２、3 基区再扩散得时间
PN Ｐ基区得磷再扩散得温度这里取１2０0℃。

由一些相关资料可查出磷得扩散系数： 由于预扩散得结深很浅,可将它忽略,故, 由再扩散结深公式:
,
而且 , 故可整理为: 02X ln 2ln ln 4X
22=+⎪⎪⎭
⎫ ⎝⎛⋅⋅-⇒⋅⋅=D D C Q
t t t Dt C Q
Dt B B 再扩再扩
ππ 即()
0106210710614.310814.61025.5ln 2ln 122
412
1512
=⨯⨯⨯+
⎪⎪⎭
⎫ ⎝⎛⨯⨯⨯⨯⨯⋅----t t t 经过化简得:
解得基区再扩散得时间： t=9０50s=2、５h 5、３ 发射区相关参数得计算过程 ５、３、１ 预扩散时间
P ＮＰ发射区得硼预扩散得温度这里取950℃,即１223K 。

单位面积杂质浓度:
21541816e 104.2105.3)10814.610814.6()()(--⨯=⨯⨯⨯+⨯=⨯+=cm X N N t Q j E B
由上述表1可知硼在硅中有：
s /cm 102.4)1223
10614.846.3exp(76.0)exp(2
1550--⨯=⨯⨯-⨯=-=T k E D D a 所以， 为了方便计算,取
由公式 ，得出发射区得预扩散时间：
５、3、2 氧化层厚度
氧化层厚度得最小值由预扩散(１３53K ）得时间t=1683s 来决定得,且服从余误差分布,并根据假设可求 ，由一些相关资料可查出硼(Ｂ）在温度950℃时在中得扩散系数:
5
15
min 146210462.1168310
66.46.42A cm t D x SiO =⨯=⨯⨯⨯==--所以，
考虑到生产实际情况,基区氧化层厚度取为7000。

5、３、3 发射区再扩散得时间
PN Ｐ基区得磷再扩散得温度这里取１17０℃，即1４43K,则 s /cm 103.6)1443
10614.846.3ex p(76.0)ex p(21350--⨯=⨯⨯-⨯=-
=T k E D D a 由于预扩散得结深很浅,可将它忽略,故， 由再扩散结深公式:
,
而且 ,
故可整理为: 02X ln 2ln ln 4X
22
=+⎪⎪⎭
⎫ ⎝⎛⋅⋅-⇒⋅⋅=D D C Q
t t t Dt C Q
Dt B B 再扩再扩
ππ 即()
0103.62105.3103.614.310814.6104.2ln 2ln 132
413
1615
=⨯⨯⨯+
⎪⎪⎭
⎫ ⎝⎛⨯⨯⨯⨯⨯⋅----t t t 经过化简得:
解得基区再扩散得时间： t ＝87０0ｓ＝２、4h 5、4 氧化时间得计算 5、４、１ 基区氧化时间
由前面得出基区氧化层厚度就是６000,可以采用干氧－湿氧-干氧得工艺， 将6000得氧化层得分配成如下得比例进行氧化工艺: 干氧：湿氧:干氧=1:４:1
即先干氧1０00(0、１ｕm)，再湿氧4000（0、4um),再干氧1０00(0、1um) 取干氧与湿氧得氧化温度为1２00℃,由图7可得出: 干氧氧化１000得氧化层厚度需要得时间为： 湿氧氧化4０00得氧化层厚度需要得时间为： 所以,基区总得氧化时间为：
图７氧化时间与氧化厚度得关系图５、４、2 发射区氧化时间
由前面得出发射区氧化层厚度就是7００0,可以采用干氧-湿氧-干氧得工艺,将７０00得氧化层得分配成如下得比例进行氧化工艺:
干氧:湿氧:干氧=1:5：1
即先干氧１00０(0、１um）,再湿氧5000(0、5um）,再干氧１0００(0、1uｍ) 取干氧与湿氧得氧化温度为1２０0℃,由图7可得出：
干氧氧化１000得氧化层厚度需要得时间为:
湿氧氧化5００0得氧化层厚度需要得时间为:
所以,发射区总得氧化时间为:
６、设计参数总结
采用外延硅片,其衬底得电阻率为７得P型硅,选取＜111＞晶向。

表2 设计参数总表
７、工艺流程图
PNP晶体管生产总得工艺流程图如下:
８、生产工艺流程
８、1 硅片清洗
1、清洗原理:
ａ、表面活性剂得增溶作用:表面活性剂浓度大于临界胶束浓度时会在水溶液中形成胶束,能使不溶或微溶于水得有机物得溶解度显著增大。

b、表面活性剂得润湿作用：固－气界面消失,形成固－液界面
c、起渗透作用;利用表面活性剂得润湿性降低溶液得表面张力后,再由渗透剂得渗透作用将颗粒托起,包裹起来。

具有极强渗透力得活性剂分子可深入硅片表面与吸附物之间,起劈开得作用，活性剂分子将颗粒托起并吸附于硅片表面上, 降低表面能。

颗粒周围也吸附一层活性剂分子,防止颗粒再沉积。

通过对污染物进行化学腐蚀、物理渗透与机械作用,达到清洗硅片得目得。

硅片清洗液就是指能够除去硅片表面沾污物得化学试剂或几种化学试剂配制
得
混合液。

常用硅片清洗液有：
名称配方使用条件作用
Ⅰ号洗液NＨ
4OH:H
2
O
2
:H
2
Ｏ
=1:1:５→1:2：７8０±5℃
1０ｍiｎ
去油脂
去光刻胶残膜
去金属离子
去金属原子
Ⅱ号洗液HCl:H
2O
2
：Ｈ
2
O
＝1:1:6→1:2:8 80±5℃
10miｎ
去金属离子
去金属原子
Ⅲ号洗液Ｈ
2ＳO
４
:H
2
O
2
＝3:１120±１0℃
1０~15mｉn
去油、去腊
去金属离子
去金属原子
8、２氧化工艺
8、２、1 氧化原理
二氧化硅能够紧紧地依附在硅衬底表面,具有极稳定得化学性与电绝缘性,
因此,二氧化硅可以用来作为器件得保护层与钝化层，以及电性能得隔离、绝缘材料与电容器得介质膜。

二氧化硅得另一个重要性质，对某些杂质(如硼、磷、砷等)起到掩蔽作用,从而可以选择扩散;正就是利用这一性质,并结合光刻与扩散工艺，才发展起来平面工艺与超大规模集成电路。

制备二氧化硅得方法很多,但热氧化制备得二氧化硅掩蔽能力最强,就是集成电路工艺最重要得工艺之一。

由于热生长制造工艺设备简单,操作方便,ＳiＯ
2膜较致密,所以采用热氧化二氧化硅制备工艺。

热生长得方法就是将硅片放入高温炉内,在氧气氛中使硅片表面在氧化物质
作用下生长SiＯ
2
薄层，氧化气氛可为水汽,湿氧或干氧。

实验表明,水汽氧化法:
生长速率最快，但生成得ＳiO
2
层结构疏松，表面有斑点与缺陷,含水量多,对杂质特别就是磷得掩蔽以力较差，所以在器件生产上都不采用水汽氧化法。

（1)干氧法：生长速率最慢，但生成得SiO
２
膜结构致密,干燥，均匀性与重
复性好,掩蔽能力强，钝化效果好,SiO
2
膜表面与光刻胶接触良好,光刻时不易浮胶。

（２) 湿氧法：生长速率介于前两者之间,生长速率可通过炉温或水浴温度进
行调整。

使用灵活性大,湿氧法生长得SｉO
2
膜,虽然致密性略差于干氧法生长得
SｉO
２
膜,但其掩蔽能力与钝化效果都能满足一般器件生产得要求,较突出得弱点
就是SiO
2
表面与光刻胶接触不良，光刻时容易产生浮胶。

生产中采用取长补短得方法,充分利用湿氧与干氧得优点，采用干氧—湿氧—干氧交替得方法。

根据迪尔与格罗夫模型,热氧化过程须经历如下过程:
(1)氧化剂从气体内部以扩散形式穿过滞流层运动到ＳiＯ
2
-气体界面，其流密度用F1表示,流密度定义为单位时间通过单位面积得粒子数。

(2)氧化剂以扩散方式穿过SiO
2层(忽略漂移得影响),到过SｉO
2
－Sｉ界面，其
流密度用Ｆ２表示。

（3)氧化剂在Si表面与Sｉ反应生成SｉＯ
2
,流密度用F3表示。

(4)反应得副产物离开界面。

氧化得致密性与氧化层厚度与氧化气氛（氧气、水气)、温度与气压有密切关系。

应用于集成电路掩蔽得热氧化工艺一般采用干氧→湿氧→干氧工艺制备。

8、2、2 氧化工艺步骤
（1）开氧化炉,并将温度设定倒750-－850℃,开氧气流量2升/分钟;
(2)打开净化台,将清洗好得硅片装入石英舟，然后,将石英舟推倒恒温区。

并开始升温；
（３)达到氧化温度后,调整氧气流量3升/分钟,并开始计时,确定干氧时间。

在开始干氧得同时,将湿氧水壶加热到95-98℃。

干氧完成后,立即开湿氧流量计，立即进入湿氧化。

同时关闭干氧流量计,确定湿氧时间;
（4)湿氧完成,开干氧流量计，调整氧气流量3升／分钟,并开始计时,确定干氧时间；
（５)干氧完成后，开氮气流量计,调整氮气流量3升/分钟,并开始降温,降温时间30分钟;
（6)将石英舟拉出,并在净化台内将硅片取出，同时,检测氧化层表面状况与厚度；
（7)关氧化炉,关气体。

8、2、３测量氧化层厚度
测量厚度得方法很多，有双光干涉法、电容—压电法、椭圆偏振光法、腐蚀法与比色法等。

在精度不高时，可用比色法来简单判断厚度。

比色法就是利用不同厚度得氧化膜在白光垂直照射下会呈现出不同颜色得干涉条纹，从而大致判断氧化层得厚度。

8、３光刻工艺
８、３、1 光刻原理
光刻工艺就是加工制造集成电路微图形结构得关键工艺技术,起源于印刷技术中得照相制版。

就是在一个平面(硅片）上,加工形成微图形。

光刻工艺包括涂胶、曝光、显影、腐蚀等工序。

集成电路对光刻得基本要求有如下几个方面: （１)高分辨率:一个由10万元件组成得集成电路,其图形最小条宽约为3u ｍ,而由5００万元件组成得集成电路,其图形最小条宽为1、5--2um，百万以上元件组成得集成电路,其图形最小条宽≤１ｕｍ,因此，集成度提高则要求条宽越细,也就要求光刻技术得图形分辨率越高。

条宽就是光刻水平得标志,代表集成电路发展得水平。

(2)高灵敏度:灵敏度就是指光刻机得感光速度,集成电路要求产量要大,因此,曝光时间应短，这就要求光刻胶得灵敏度要高。

低缺陷:如果一个集成电路芯片上出现一个缺陷,则整个芯片将失效，集成电路制造过程包含几十道工序，其中光刻工序就有10多次,因此,要求光刻工艺缺陷尽量少，否则,就无法制造集成电路。

精密得套刻对准：集成电路得图形结构需要多此光刻完成,每次曝光都需要相互套准,因此集成电路对光刻套准要求非常高,其误差允许为最小条宽得10%左右。

集成电路所用得光刻胶有正胶与负胶两种：正性光刻胶通常由碱溶性酚醛树脂、光敏阻溶剂及溶剂等组成，光敏剂可使光刻胶在显影液中溶解度减小,但曝光将使光敏阻溶剂分解，使光刻胶溶解度大大增加而被显掉,未曝光部分由于溶解度小而留下。

负性光刻胶与正性光刻胶相反,负性光刻胶在曝光前能溶于显影液,曝光后，由于光化反应交链成难溶大分子而留下,未曝光部分溶于显影液而去掉。

由此完成图形复制。

本次采用正光刻胶。

8、3、2 工艺步骤
1、准备:
Ａ) 开前烘,坚膜烘箱,前烘温度设定9５℃，坚膜温度为120℃。

Ｂ）涂胶前15分钟开启图胶净化台,调整转速,以满足生产要求。

C）光刻前30分钟，开启光刻机汞灯。

D) 开启腐蚀恒温槽,温度设定40℃
E）清洗胶瓶与吸管，并倒好光刻胶。

Ｆ）清洗掩膜版(基区光刻掩膜版),并在净化台下吹干
2、涂胶：
光刻工艺采用旋转涂胶法,涂胶前设定好予匀转速与时间,甩干速度与时间。

将氧化完成或扩散完成得硅片放在涂胶头上,滴上光刻胶进行涂胶,要求胶面均匀、无缺陷、无未涂区域。

3、前烘
将涂好光刻胶得硅片放入前烘烘箱,并计时,前烘完成后将硅片取出,
4、对准
将掩膜版上在光刻机上,并进行图形套准。

５、曝光
将套准后得硅片顶紧，检查套准误差、检查曝光时间，确认无误后，进行曝光。

6、显影
此采用浸泡显影,分别在1#显影液,2＃显影液显3-５分钟,然后在定影液定影3-5分钟，之后在甩干机中甩干，在显微镜下检查就是否合格,否则，返工。

7、坚膜
在显影检查合格后将硅片放入坚膜烘箱进行坚膜,设定坚膜时间。

8、腐蚀
将坚膜好得硅片准备腐蚀，首先确认氧化层厚度,计算腐蚀时间。

然后进行腐蚀,腐蚀后冲水１0分钟,甩干后在显微镜下检查就是否腐蚀干净,若未腐蚀干净继续腐蚀。

９、去胶
硅片腐蚀完成后,在3＃液中将光刻胶去掉,并冲洗干净,工艺结束。

8、4 磷扩散工艺(基区扩散）
8、4、１工艺原理
(１)扩散就是微观粒子得一种极为普遍得热运动形式,各种分离器件与集成电路制造中得固态扩散工艺简称扩散,磷扩散工艺就是将一定数量得磷杂质掺入到硅片晶体中,以改变硅片原来得电学性质。

磷扩散就是属于替位式扩散,采用预扩散与再扩散两步扩散法，
(2）预扩散磷杂质浓度分布方程为：
表示恒定表面浓度（杂质在预扩散温度得固溶度），D
为预扩散温度得扩散
1
系数,x表示由表面算起得垂直距离(cm),她为扩散时间。

此分布为余误差分布。

(3)再扩散（主扩散)
磷再扩散为有限表面源扩散，杂质浓度分布方程为:
其中Q为扩散入硅片杂质总量:
Ｄ
为主扩散(再分布）温度得扩散系数。

杂质分布为高斯分别。

２
8、4、2 工艺步骤
１、准备:开扩散炉，并将温度设定倒70０--750℃，开氮气流量３升/分钟。

本实验采用液态源扩散,源温用低温恒温槽保持在5℃以内。

2、硅片清洗：清洗硅片（见清洗工艺)将清洗好得硅片甩干。

3、将从石英管中取出石英舟，将硅片装在石英舟上，并将石英舟推到恒温区。

４、调节温控器，使温度达到预扩散温度800℃,调节氧气调整氧气流量为3升/分钟,并开始计时,根据工艺条件进行干氧。

5、干氧完成后,开氮气流量计,按工艺条件调节氮气氧气比例,然后,开通源阀,
使通源流量达到工艺要求,并开始计时。

6、通源完成后,关闭通源流量计,保持氮气、氧气流量进行吹气,吹气完成后，调整氮气流量3升/分钟,关闭氧气流量计,同时调整扩散炉温控器，进行降温30
值用四分钟。

之后,拉出石英舟,取出硅片,漂去磷硅玻璃，冲洗干净后,检测R
□
探针法进行测量。

７、将预扩散硅片用2#液清洗,冲洗干净甩干。

8、取出再扩散石英舟，将甩干得硅片装入石英舟,并将石英舟推到恒温区。

9、调节温控器,使温度达到再扩散温度１250℃，调整氧气流量３升／分钟，并
开始计时,根据工艺条件进行干氧11分钟。

10、在开始干氧同时,将湿氧水壶加热到95-９8℃。

干氧完成后，开湿氧流量计,
立即进入湿氧化。

同时关闭干氧流量计。

根据工艺条件进行湿氧3６分钟。

１1、湿氧完成,开干氧流量计,调整氧气流量3升/分钟,并根据工艺条件确定干氧时间为11分钟。

1２、干氧完成后,开氮气流量计，流量３升/分钟,根据工艺条件,确定氮气时间328分钟。

１3、氮气完成后,主扩散结束,调整温控器降温,氮气流量不变,时间30分钟。

14、降温完成后,拉出石英舟,取出硅片,检测氧化层厚度、均匀性，漂去氧化层,
值,结深(磨角法或者SＥM法）,β值。

冲洗干净后,检测R
□
1５、将扩散后得硅片交光刻工艺，光刻完成后,检测击穿电压、β值。

16、根据实测β值,与工艺要求进行比较，如果不满足工艺条件,重新计算再扩散时间，并制定再扩散工艺条件,至到达到设计要求。

磷扩散工艺实验结束。

8、5 硼扩散工艺(发射区扩散)
8、5、1 原理
扩散就是微观粒子得一种极为普遍得热运动形式,各种分离器件与集成电路制造中得固态扩散工艺简称扩散,硼扩散工艺就是将一定数量得硼杂质掺入到硅片晶体中,以改变硅片原来得电学性质。

硼扩散就是属于替位式扩散，采用预扩散与再扩散两个扩散完成。

（1）预扩散硼杂质浓度分布方程为：
表示恒定表面浓度（杂质在预扩散温度得固溶度），D
为预扩散温度得
１
扩散系数,ｘ表示由表面算起得垂直距离(ｃm）,她为扩散时间。

此分布为余误差分布。

(2）再扩散(主扩散)
硼再扩散为有限表面源扩散,杂质浓度分布方程为:
其中Q为扩散入硅片杂质总量:
Ｄ
为主扩散(再分布）温度得扩散系数。

杂质分布为高斯分布。

2
8、5、2 工艺步骤
1、工艺准备
A）开扩散炉,并将温度设定到７50--850℃，开氮气流量3升/分钟。

Ｂ) 清洗源瓶,并倒好硼源（固态源，由氧化硼与其她稳定得氧化物压制而成)。

C) 开涂源净化台,并调整好涂源转速。

２、硅片清洗：清洗硅片(见清洗工艺),将清洗好得硅片甩干。

3、将清洗干净、甩干得硅片涂上硼源。

４、从石英管中取出石英舟,将硅片装在石英舟上，并将石英舟推到恒温区。

调节温控器,使温度达到预扩散温度９50℃,并开始计时,时间就是1345秒（约22分钟）。

值, 5、预扩散完成后,拉出石英舟,取出硅片,漂去硼硅玻璃,冲洗干净后,检测R
□
用四探针法进行测量。

6、将预扩散硅片用2#液清洗,冲洗干净甩干。

7、取出再扩散石英舟,将甩干得硅片装入石英舟,并将石英舟推到恒温区。

调节温控器，使温度达到再扩散温度1200℃,调整氧气流量3升/分钟,并开始计时,前面已算出再扩散时间6571秒(11０分钟），同时根据工艺条件先进行干氧氧化。

８、调节氧气调整氧气流量为3升/分钟,并开始计时,干氧时间就是17分钟。

在开始干氧同时,将湿氧水壶加热到95℃。

9、干氧完成后,开氮气流量计，按工艺条件调节氮气氧气比例，然后,开通源阀,使通源流量达到工艺要求，并开始计时。