第四章-存贮器
第四章-存储器04-高速缓冲存储器
Cache 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111
调入
4.1、地址映象——直接映像
例2：设一个Cache中有8块，访问主存进行读操作的块地址依次为： 10110、11010、10110、11010、10000、00100、10010， 求每次访问时Cache的内容。
硬件完成功能： 访存地址 转成 Cache地址 辅助存储器
Cache 的全部功能都是 由硬件完成的， 对程序员来说是透明的。
4.1、地址映象
映象：其物理意义就是位置的对应关系，将主存地址变成Cache地址。
常见的映象方式主要有三种： 1）直接映象 2）全相联映象 3）组相联映象
CPU Cache 字 数据总线 字
2位 主存区号标记 00 主存块号 比较 3位 区内块号 100 Cache块号 未命中 访问内存 000 001 010 011 100 101 110 111 块内地址 块内地址
Cache
000 001 010 011 100 101 110 111
调入
块表 000 001 010 011 100 101 110 111
4、高速缓冲存储器（Cache）
考研试题精选：
假设：CPU执行某段程序时，共访问Cache 3800 次，访问主存200 次，已知Cache存取周期为50ns，主存存取周期为250ns。
求：Cache—主存系统的平均存取时间和效率。 解： 系统命中率 h = 3800 / 3800 + 200 = 0.95
Cache
000 001 010 011 100 101 110 111 调入
块表 000 10 001 010 11 011 100 101 110 10 111
计算机原理 第四章 存储系统 课堂笔记及练习题
计算机原理第四章存储系统课堂笔记及练习题主题：第四章存储系统学习时间：2016年10月24日--10月30日内容：一、学习要求这周我们将学习第四章存储系统的相关内容。
通过本章的学习要求了解主存储器的主要技术指标、理解存储器的层次结构及分类，加深对半导体随机读写器相关知识的理解。
二、主要内容（一）存储系统概述存储器是计算机系统中的记忆设备，用来存放程序和数据，是计算机系统的重要组成部分之一。
存储器有主存储器和辅助存储器之分，主存储器（简称主存）处于全机中心地位，直接与CPU交换信息；辅助存储器（简称辅存）或称为外存储器（简称外存）通常用来存放主存的副本和当前不在运行的程序和数据，在程序执行过程中，每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器，需要通过主存储器与CPU交换信息。
（二）主存储器的主要技术指标主存储器的主要性能指标为主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字，一个存储字所包括的二进制位数称为字长。
主存储器的另一个重要的性能指标是存储器的速度，一般用存储器存取时间和存储周期来表示。
存储器存取时间(memory access time)又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期(memory cycle time)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。
通常，存储周期略大于存取时间。
（三）存储器的层次结构对存储器的要求是“大容量、高速度、低成本”，但是在一个存储器中要求同时兼顾这三方面是困难的。
一般来讲，速度高的存储器，每位价格也高，因此容量不能太大。
主存-辅存层次，满足了存储器的大容量和低成本需求。
cache-主存层次，解决了速度与成本之间的矛盾。
现代大多数计算机同时采用主存-辅存和cache-主存这两种存储层次，构成cache-主存-辅存三级存储层次，如下图所示。
CPU能直接访问的存储器称为内存储器，包括cache和主存储器。
(完整word版)第四章存储器习题
第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。
主存储器的性能指标主要是、存储周期和存储器带宽。
√3。
存储器中用来区分不同的存储单元，1GB= KB。
√4。
半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式.√6。
双译码方式采用个地址译码器，分别产生和信号。
√7。
若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。
√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。
10. 计算机的主存容量与有关，其容量为。
11。
要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时，若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件，它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ，MB= 。
16一个512KB的存储器，其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种.18 SRAM是；DRAM是；ROM是；EPROM是。
19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型，其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
计算机操作系统第四章-存储器管理
第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中，存储器是信息处理的来源与归宿，占据重要位置。
但是，在现有技术条件下，任何一种存储装置，都无法从速度、容量、是否需要电源维持等多方面，同时满足用户的需求。
实际上它们组成了一个速度由快到慢，容量由小到大的存储装置层次。
2、各种存储器•寄存器、高速缓存Cache：少量的、非常快速、昂贵、需要电源维持、CPU可直接访问；•内存RAM：若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问；•磁盘高速缓存：存在于主存中；•磁盘：数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问；由操作系统协调这些存储器的使用。
二、存储管理的目的1、尽可能地方便用户；提高主存储器的使用效率，使主存储器在成本、速度和规模之间获得较好的权衡。
(注意cpu和主存储器，这两类资源管理的区别)2、存储管理的主要功能：•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址，虚地址)：用户源程序经过编译/汇编、链接后，程序内每条指令、每个数据等信息，都会生成自己的地址。
●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。
这个空间是以0为基址、线性或多维编址的。
2、物理地址(绝对地址，实地址)：是一个实际内存单元(字节)的地址。
●计算机内所有内存单元的物理地址组成系统的物理地址空间，它是从0开始的、是一维的；●将用户程序被装进内存，一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。
四、地址映射(变换、重定位)当程序被装进内存时，通常每个信息的逻辑地址和它的物理地址是不一致的，需要把逻辑地址转换为对应的物理地址----地址映射；地址映射分静态和动态两种方式。
1、静态地址重定位是程序装入时集中一次进行的地址变换计算。
物理地址= 重定位的首地址+ 逻辑地址•优点：简单，不需要硬件支持；•缺点：一个作业必须占据连续的存储空间；装入内存的作业一般不再移动；不能实现虚拟存储。
CP1H操作手册.第四章.存储器及分配
4-3
4－1 I/O 存储器区域概要
4－1－2 各 I/O 存储器区域概要
4－1－2
各 I/O 存储器区域概要
■通道 I/O（CIO）区域
地址指定时前面不附带有英文字母符号的区域。 可与各单元进行 I/O 刷新等数据交换。 不 分配到各单元的区域可作为内部辅助继电器使用。 ·X/Y 型 ·XA 型;
15 输入继电器区域 （空闲）＊ 输出继电器区域 （空闲）＊ 内置模拟输入输出 （空闲）＊ 数据链接继电器区域 内部辅助继电器区域
0
位
CPU 高功能单元继电器区域 （25CH/单元）
CPU 高功能单元继电器区域 （25CH/单元）
1899 1900 （空闲）＊ 1999 2000 高功能 I/O 单元继电器区域 （10 CH/单元） 2959 2960 3100 串行 PLC 链接继电器区域 (3199) 3200 3799 3800
■索引寄存器（IR）
保存 I/O 存储器的有效地址（RAM 上的地址）的专用寄存器。用该寄存器间接指定 I/O 存储器使用。索引寄存器可以在 1 个任务中使用，或者在所有任务共享。
■数据寄存器（DR）
作为通过变址寄存器间接指定的一种，仅用于在变址寄存器中对该数据寄存器的内容相 加的值（偏移指定）进行指定。数据寄存器可以在 1 个任务中使用，或者在所有任务共 享。
内部辅助继电器区域
6143
＊：空闲：基本上不使用。但是，内部辅助继电器不足时，可作为内部辅助继电器使用，将来也可 扩展功能。因此，在内部辅助继电器（WR）空闲的情况下，推荐使用内部辅助继电器（WR）。
●输入·输出继电器（输入：0～16 CH，输出：100～116 CH） 用于分配到 CP1H CPU 单元的内置输入输出 及 CPM1A 系列扩展 I/O 单元或扩展单元的 继电器区域。 不使用的输入继电器 CH 及输出继电器编号可作为内部辅助继电器使用。 ●内置模拟输入继电器（内置模拟输入：200～203 CH，输出：210～211 CH） （仅限 XA 型） 用于分配 CP1H CPU 单元 XA 型的内置模拟输入输出的继电器区域。 不可作为内部辅助继电器使用。
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
存储器作业参考答案
存储器作业参考答案(共8页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--第四章存储器作业一、选择题1.和外存相比，内存的特点是（）A. 容量小、速度快、成本高B. 容量小、速度快、成本低C. 容量大、速度快、成本高D. 容量大、速度快、成本低2.某EPROM芯片上有19条地址线A0~A18，它的容量为（）。
A．128K B．256K C．512K D．1024K3. 下面列出的四种存储器中，易失性存储器是（）A．RAM B．ROM C．PROM D．CD-ROM4. 主存储器的性能指标主要有主存容量、存取速度、可靠性和（）A. 存储器存取时间B. 存储周期时间C. 存储器产品质量D. 性能/价格比5. 用一片EPROM芯片构成系统内存，其地址范围为F0000H～F0FFFH，无地址重叠，该内存的存储容量为（）A．2KB B．4KB C．8KBD．16KB6. 计算机中地址的概念是内存储器各存储单元的编号，现有一个32KB的存储器，用十六进制对它的地址进行编码，则编号可从0000H到（）H。
A．32767 B．7FFF C．8000 D．8EEE7. 若存储器中有1K个存储单元，采用单译码方式时需要译码输出线数为（）A．1024 B．10 C．32 D．648. 内存储器与中央处理器（）A．可以直接交换信息B．不可以直接交换信息C．不可以交换信息D．可以间接交换信息9. 某存储器容量为32K×16位，则（）A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为15根，数据线为32根10. 下列存储器中哪一种存取速度最快（）A．SRAM B．DRAM C．EPROMD．磁盘11. 存取周期是指（）A．存储器的读出时间B．存储器的写入时间C．存储器进行连续读和写操作所允许的最短时间间隔D．存储器进行连续写操作所允许的最短时间间隔12. 若存储器中有1K个存储单元，采用双译码方式时需要译码输出线数为（）A．1024 B．10 C．32 D．6413. 有一静态RAM芯片的地址线为A0～A10，数据线为D0～D3，则该存储器芯片的存储容量为（）A．1KB B．2KB C．1K×4位D．2K×4位14.计算机的内存可采用（）A. ROM和RAMB. RAMC. ROMD. 磁盘15.内存地址从40000H到BBFFFH共有（）A．1024KB B．4096KB C．496KB D．448KB16.擦除EPROM是用（）A．+5V电压B．+15V电压C．+21V电压D．紫外光照射17. 需要定时刷新的存储器是（）。
第4章 存储器管理练习答案
第四章存储器管理一、单项选择题1、存储管理的目的是（C ）。
A.方便用户B.提高内存利用率C.方便用户和提高内存利用率D.增加内存实际容量2、在（ A）中，不可能产生系统抖动的现象。
A.固定分区管理B.请求页式管理C.段式管理D.机器中不存在病毒时3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。
A.源程序B.目标程序C.可执行程序D.非执行程序4、可由CPU调用执行的程序所对应的地址空间为（D ）。
A.符号名空间B.虚拟地址空间C.相对地址空间D.物理地址空间5、存储分配解决多道作业[1C]划分问题。
为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。
供选择的答案：[1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间[2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址[4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序D 连接装入程序E 调试程序F 编译程序G 解释程序6、分区管理要求对每一个作业都分配（A ）的内存单元。
A.地址连续B.若干地址不连续C.若干连续的帧D.若干不连续的帧7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。
A.段式B.页式C.固定分区D.段页式8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。
A.2GBB.4GBC.100KBD.640KB9、虚拟存储技术是（ A）。
A.补充内存物理空间的技术B.补充相对地址空间的技术C.扩充外存空间的技术D.扩充输入输出缓冲区的技术10、虚拟内存的容量只受（ D）的限制。
A.物理内存的大小B.磁盘空间的大小C.数据存放的实际地址D.计算机地址字长11、虚拟存储技术与（A ）不能配合使用。
A.分区管理B.动态分页管理C.段式管理D.段页式管理12、（B ）指将作业不需要或暂时不需要的部分移到外存，让出内存空间以调入其他所需数据。
计算机组成原理第4章 主存储器
4.5 读/写存储器
VDD Xi
静态存储器(SRAM)
其中T1~T4组成两个反相器，构成双稳 态触发器，可存储一位二值信息。T5、 T6两只门控管相当于模拟开关，它们 的栅极接到字线上。由字选择线（行地 址译码器输出Xi ）控制该单元是否被 选中。还有两条位线连接到T5、T6 上 用来传送读写信号，T7、T8的开关状 态控制位线与输入/输出缓冲器间是否 接通,它们的开关状态受列译码器输出 Yj控制。
T3
T4
·
A
T1 T2
B
·
Bj
T8
T6
Bj
T7
D A3
Yj A1
D A2
R/W
I/O
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
静态存储器(SRAM)
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
动态存储器（DRAM）
计算机组成与结构
延安大学计算机学院
4.1 主存储器处于全机中心地位
在现代计算机中，主存储器处于全机中心地位，其原 因是：
当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术，在
存储器与输入/输出系统之间直接传送数据。
共享存储器的多处理机，利用存储器存放共享数据，
EEPROM：可用电擦除的可编程序只读存储器。
Flash Memory: 快擦型存储器(可以整块擦除，也可局部擦除)。
上述各种存储器中，RAM为“易失性存储器”，其余的 称为“非易失性存储器”(断电以后信息不会丢失)。
第四章 存储器管理(1-2)
物理地址空间
Load A data1
100
Load A 200
1100
Load A 1200
编译 连接
data1 3456 200 3456
地址映射
1200 3456 。 。
第四章 存 储 器 管 理
地址映射的方式
静态地址映射： 1）程序被装入内存时由操作系统的连接装入程序完成 程序的逻辑地址到内存地址的转换； 2）地址转换工作是在程序执行前由装入程序集中一次 完成。 假定程序装入内存的首地址为BR，程序地址为VR，内存 地址为MR，则地址映射按下式进行：MR=BR+VR
② 便于实现对目标模块的共享：将内存中的一个模块可 以连接到多个程序中。 ③ 要运行的程序都必须在装入时，全部连接调入内存。
第四章 存 储 器 管 理
3. 运行时动态链接(Run-time Dynamic Linking) 动态链接方式：将对某些模块的链接推迟到执行时才实施， 亦即，在执行过程中，当发现一个被调用模块尚未装 入内存时，立即由OS去找到该模块并将之装入内存， 把它链接到调用者模块上。特点如下： 特点：凡在执行过程中未被用到的目标模块，都不会被调 入内存和被链接到装入模块上，这样不仅可加快程序 的装入过程，而且可节省大量的内存空间。
硬件支持：在动态地址重定位机构中，有一个基地址寄存器BR和一 个程序地址寄存器VR，一个内存地址寄存器MR。
转换过程：MR=BR+VR
第四章 存 储 器 管 理
把程序装入起始地址为100的内存区
0 100
重定位寄存器 1000
…
MOV r1，[50]
0 1000 1100
… …
MOV r1பைடு நூலகம்[50]
第4章存储器讲解解析
15. 设CPU共有16根地址线，8根数据线，并用MREQ（低 电平有效）作访存控制信号，R/W作读/写命令信号（高电平 为读，低电平为写）。现有这些存储芯片： ROM（2K×8位，4K×4位，8K×8位）， RAM（1K×4位，2K×8位，4K×8位）， 及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适的芯片，画出CPU和存储芯片的 连接图。要求如下： （1）最小4K地址为系统程序区，4096~16383地址范围为 用户程序区；（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
由于存储器单 体的存取周期为T， 而CPU的总线访存 周期为（1/8）T， 故体内逻辑要支持 单体的独立工作速 率。因此在SRAM 芯片的外围加了地 址、数据的输入/输 出缓冲装置，以及 控制信号的扩展装 置。
-RD
A15~3
-OE A12~0
-WE
D7~0
8KB SRAM
D7~0 -CE
片选信号扩展
……
3片4K×8位
……
……
A15=1
65535
（2）选片：ROM：4K × 4位：2片； RAM：4K × 8位：3片；
（3）CPU和存储器连接逻辑图及片选逻辑：
+5V
MREQ A15 A14 A13 A12
C B A
G2A
Y0
G2B 74138（3：8）
Y1
G1
Y2 Y3
CPU
A11~0
CS0 4K× 4 ROM 4K× 4 ROM
8KB 1体
A12~0 -Y1
8KB 2体
A12~0 -Y2
8KB 7体
…
……
A12~0 -Y7
存储器作业参考答案
第四章存储器作业一、选择题1.和外存相比，内存的特点是（）A. 容量小、速度快、成本高B. 容量小、速度快、成本低C. 容量大、速度快、成本高D. 容量大、速度快、成本低2.某EPROM芯片上有19条地址线A0~A18，它的容量为（）。
A．128K B．256K C．512K D．1024K3. 下面列出的四种存储器中，易失性存储器是（）A．RAM B．ROM C．PROM D．CD-ROM4. 主存储器的性能指标主要有主存容量、存取速度、可靠性和（）A. 存储器存取时间B. 存储周期时间C. 存储器产品质量D. 性能/价格比5. 用一片EPROM芯片构成系统内存，其地址范围为F0000H～F0FFFH，无地址重叠，该内存的存储容量为（）A．2KB B．4KB C．8KB D．16KB6. 计算机中地址的概念是内存储器各存储单元的编号，现有一个32KB的存储器，用十六进制对它的地址进行编码，则编号可从0000H到（）H。
A．32767 B．7FFF C．8000 D．8EEE7. 若存储器中有1K个存储单元，采用单译码方式时需要译码输出线数为（）A．1024 B．10 C．32 D．648. 内存储器与中央处理器（）A．可以直接交换信息B．不可以直接交换信息C．不可以交换信息D．可以间接交换信息9. 某存储器容量为32K×16位，则（）A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为15根，数据线为32根10. 下列存储器中哪一种存取速度最快（）A．SRAM B．DRAM C．EPROM D．磁盘11. 存取周期是指（）A．存储器的读出时间B．存储器的写入时间C．存储器进行连续读和写操作所允许的最短时间间隔D．存储器进行连续写操作所允许的最短时间间隔12. 若存储器中有1K个存储单元，采用双译码方式时需要译码输出线数为（）A．1024 B．10 C．32 D．6413. 有一静态RAM芯片的地址线为A0～A10，数据线为D0～D3，则该存储器芯片的存储容量为（）A．1KB B．2KB C．1K×4位D．2K×4位14.计算机的内存可采用（）A. ROM和RAMB. RAMC. ROMD. 磁盘15.内存地址从40000H到BBFFFH共有（）A．1024KB B．4096KB C．496KB D．448KB16.擦除EPROM是用（）A．+5V电压B．+15V电压C．+21V电压D．紫外光照射17. 需要定时刷新的存储器是（）。
操作系统第四章课后答案
操作系统第四章课后答案第四章存储器管理1. 为什么要配置层次式存储器？这是因为：a.设置多个存储器可以使存储器两端的硬件能并行工作。
b.采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。
c.在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。
增加CPU中寄存器的数量，也可大大缓解对存储器的压力。
2. 可采用哪几种方式将程序装入内存？它们分别适用于何种场合？将程序装入内存可采用的方式有：绝对装入方式、重定位装入方式、动态运行时装入方式；绝对装入方式适用于单道程序环境中，重定位装入方式和动态运行时装入方式适用于多道程序环境中。
3. 何为静态链接？何谓装入时动态链接和运行时动态链接？a.静态链接是指在程序运行之前，先将各自目标模块及它们所需的库函数，链接成一个完整的装配模块，以后不再拆开的链接方式。
b.装入时动态链接是指将用户源程序编译后所得到的一组目标模块，在装入内存时，采用边装入边链接的一种链接方式，即在装入一个目标模块时，若发生一个外部模块调用事件，将引起装入程序去找相应的外部目标模块，把它装入内存中，并修改目标模块中的相对地址。
c.运行时动态链接是将对某些模块的链接推迟到程序执行时才进行链接，也就是，在执行过程中，当发现一个被调用模块尚未装入内存时，立即由OS去找到该模块并将之装入内存，把它链接到调用者模块上。
4. 在进行程序链接时，应完成哪些工作?a.对相对地址进行修改b.变换外部调用符号6. 为什么要引入动态重定位?如何实现?a.程序在运行过程中经常要在内存中移动位置，为了保证这些被移动了的程序还能正常执行，必须对程序和数据的地址加以修改，即重定位。
引入重定位的目的就是为了满足程序的这种需要。
b.要在不影响指令执行速度的同时实现地址变换，必须有硬件地址变换机构的支持，即须在系统中增设一个重定位寄存器，用它来存放程序在内存中的起始地址。
程序在执行时，真正访问的内存地址是相对地址与重定位寄存器中的地址相加而形成的。
计算机操作系统第4章存储器管理PPT课件
➢ 不支持多道程序
➢ 内存利用率不高
➢ 受内存容量限制
23
4.2.2 连续分区存储管理
➢ 将内存划分成若干个连续区域，称为分区 ➢ 每个分区只能存储一个程序，而且程序也只
能在它所驻留的分区中运行(连续性)
➢ 是实现多道程序的最简单的存储管理方案 ➢ 根据划定的分区是否可变，分为固定分区和
可变分区管理
编译/链接
地址映射
data1 3456
200
3456
1200
3456
15
三种装入方式
➢ 绝对装入
✓ 编译时给出绝对地址
✓ 相对地址与绝对地址相同，无须地址转换
✓ 适用于单道程序环境
➢ 静态重定位装入
✓ 相对地址与绝对地址不同
✓ 装入时一次性给出绝对地址
➢ 动态重定位装入
✓ 相对地址与绝对地址不同
✓ 地址的转换推迟到指令运行时才进行
24
1. 固定分区 ➢ 基本思想
✓ 由OS在初启时，将内存空间划分为若干连 续区域，一个区域称为一个分区
✓ 每个分区的大小固定不变，每个分区装一 个且只能装一个进程
✓ 每个分区大小可以相同也可以不同
25
➢ 数据结构 ✓ 分区说明表：分区号、起始地址、大小、状态 ✓ 分区请求表：进程号、内存大小
分区号 始址(K) 大小(K) 状态
要位置
➢ 任何一种存储装置，都无法同时从速度与
容量两方面，满足用户的需求
➢ 实际上它们组成了一个速度由快到慢，容
量由小到大的存储装置层次结构
5
存储器层次
存取时间减少
高速缓存
存取速度增加 存取成本增加
内存
存储容量减少
计算机组成原理第四章课后习题和答案解析[完整版]
![计算机组成原理第四章课后习题和答案解析[完整版]](https://img.taocdn.com/s3/m/08bc56dd551810a6f52486ec.png)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2864A 250 5 5 10 10
DIP28
P154页
2816的工作方式
6.3.5 闪速存储器 （1）什么是闪速存储器 闪速存储器（Flash Memory，闪存）是一种新型的半导体存
储器，属于内存器件的一种。就其本质而言，闪速存储器属于 E2PROM类型，在不加电情况下能长期保持存储的信息。它之所以 被称为“闪速”存储器,是因为用电擦除且能通过公共源极或公共 衬底加高压实现擦除整个存储矩阵或部分存储矩阵,速度很快。
1．基本存储电路
2．EPROM芯片介绍 EPROM芯片有多种型号，如2716（2K×8）、2732（4K×8） 、2764（8K×8）、27128（16K×8）、27256（32K×8）等。 以2764A为例 Intel 2764A有13条地址线，8条数据线，2个电压输入端VCC 和VPP，一个片选端（功能同），还有输出允许和编程控制端， 其功能框图如图6-9所示。
可擦除、可再 编 程 ROM
静 态 RAM 动 态 RAM
紫外线擦除的 EPROM 电擦除的 E2PROM
6.1.2 半导体存储器的主要技术指标
1．速度指标：存取时间和存储周期
存取时间是指从启动一次读出或写入操作到完成该操作所 需要的时间，一般为几百纳秒。 存储周期是指连续启动两次独立的操作所需的最小间隔时间。 可知，存储周期略大于存取时间。
常用的典型SRAM芯片Intel 6116的引脚及功能框图如图 6-2所示。
6116芯片的容量为2K×8位，有2048个存储单元，需11 根地址线，7根用于行地址译码输入，4根用于列地址译码输 入，每条列线控制8位，从而形成了128×128个存储阵列， 即存储体中有16384个存储元。6116的控制线有3条：片选、 输出允许和读/写控制。
器件型号 取数时间 写操作电压VPP 写/擦操作电压VPP 字节控写时间 写入时间
封装
单位 ns V V ms ms
2816 250
5 21 10 10 DIP24
2816A 200/250
5 5 9～15 9～15 DIP24
2817 250
5 21 10 10 DIP28
2817A 200/250
Intel 2764A有7种工作方式，如表6.3所示。
引脚
方式
CE OE PGM A9
读
低低高
×
输出禁止 低 高 高
×
备用
高××
×
编程
低高低
×
编程校验 低 低 高
×
编程禁止 高 × ×
×
Intel标识符 低
低
高
高
A0
VPP
VCC 数据端功能
×
VCC
5V
数据输出
×
VCC
5V
高阻
×
VCC
5V
高阻
×
12.5V VCC
2．存储容量：存储器所能存储的二进制信息总数。 有3种表示法： ◆所能存储的总字数。 ◆字数×字长存储元数,即可存储二进制信息的总位数。 ◆能存储字节的总数。
3．可靠性 可靠性一般是指外界电磁场干扰及温度的变化对存储器的 影响。半导体存储器受温度影响较小。
4．功耗与集成度 目前，半导体存储器多采用NMOS工艺制作，其功耗较低， 典型值约为0.1mW/位。若采用CMOS工艺制作，每位功耗可降低 到微瓦特数量级，集成度更高。
图6-7 一种32×8熔丝式PROM结构图
可擦写只读存储器（EPROM） 在某些应用中，程序需要经常修改，因此能够重复擦写
的EPROM被广泛应用。这种存储器利用编程器写入后，信息可 长久保持，因此可作为只读存储器。当其内容需要变更时， 可利用擦抹器（由紫外线灯照射）将其擦除，各存储单元内 容复原（为FFH），再根据需要利用EPROM编程器编程，因此 这种芯片可反复擦写。
一、 掩膜式ROM（MROM） 掩膜式ROM制成后用户不能修改。图6-6为一个简单的
4×4位MOS管ROM，采用单译码结，两位地址线A1～A0译码 后可译出4种状态，输出4条选择线，可分别选中4个单元， 每个单元有4位输出。
掩膜式ROM示意图
掩膜式ROM的内容
位
单元
D3
D2
D1
D0
0
1
0
1
0
1
1
在刷新过程中，选通信号为低电平，而为高电平，此时 刷新地址作为行地址送入动态RAM。每一个刷新地址使存储 矩阵行中所有存储元（在本列中有128个基本元）在一个周 期内同时刷新。
动态RAM除了进行读写操作外，还要定时进行刷新操作 以保证存储器正常工作。刷新方式有以下3种：
◆ 在几毫秒时间内每隔一段时间刷新一次。以2116为 例，在2 ms时间内要刷新128行，若每隔15 s刷新一行， 则在1.92 ms时间内可将128行轮流刷新一遍。
六管静态RAM存储电路
该电路通常由如图6-1所示的6个MOS管组成。
在此电路中，T1～T4管组成双稳态触发器，T1、T2为放 大管，T3、T4为负载管。若T1截止，则A点为高电平，使T2 导通，于是B点为低电平，保证T1截止。同样，T1导通而T2 截止，这是另一个稳定状态。因此，可用T1管的两种状态表 示“1”或“0”。由此可知，SRAM保存信息的特点是与这个 双稳态触发器的稳定状态密切相关的。显然，仅仅能保持这 两个状态还是不够的，还要对状态进行控制，于是加上了控 制管T5、T6。
（2）闪速存储器的特点 ① 低电压在线编程，可多次擦写 现代的闪存都只使用5V或3V单电源供电，擦除和写入都无需 把芯片取下。编程时所需的高压及时序均由片内的编程电路自动 产生，外围电路少，编程就像装载普通RAM一样简单，而高压编程 电流也只有几毫安，因此非常适合于在应用系统中（尤其在低电 压系统中）进行在线编程和修改，在智能化的工业控制和家电产 品等方面都得到了很广泛的应用。
③ E2PROM存储器除了有并行传输数据芯片外，还有串行传 输数据芯片。串行E2PROM 具有体积小、成本低、电路连接简单，占用系统地址线和数据线 少的优点，但数据传输速度低。
2．E2PROM芯片介绍 Intel公司E2PROM典型产品主要性能如表6.4所示，表中列 出了2816、2817、2816A、2817A及2864A的主要性能。
2．芯片结构 常用的典型的DRAM芯片Intel 2116的逻辑符号和芯片结 构如图6-4所示。Intel 2116芯片容量为16K位，采用位结构 方式组成16384位的形式，有A0～A6 7条地址输入端，一条 DIN数据输入端，一条数据输出端DOUT，行地址选通端，列 地址选通端，写允许输入端。 为了访问16K存储空间，需要14根地址线(21416384)。 但2116芯片封装在16脚管壳内。其引脚数较少，实际使用时 将地址线分成两部分：7位行地址和7位列地址。7位行地址 选择128行，7位列地址选择128列。但行地址和列地址之间 又如何区别呢？
动态RAM与存储器、控制器连接框图
地址总线上的A0～A6作为行地址，7位行地址和刷新计数 器的输出RA0～RA6，均加到刷新多路器的输入端，平时7位行 地址通过刷新多路器输出，只有在刷新时RA0～RA6，才能作 为刷新地址输出。刷新多路器的输出加在行/列多路器的输 入端，地址总线上A7～A13作为7位列地址也加在行/列多路器 的输入端。在工作过程中，7位行地址先通过行/列多路器加 到2116芯片的地址输入端，由行选通信号将7位行地址送行 地址锁存器保存，随后7位列地址通过行/列多路器再由列选 通信号将7位列地址送到列地址锁存器，待行地址和列地址 信号稳定后，即可选中某一存储单元进行读出和写入操作。
② 按区块（Sector）或页面（Page）组织 对闪存既可进行整个芯片的擦除和编程操作，还可以进行 字节、区块或页面的擦除和编程操作。 ③ 可进行快速页面写入 CPU可以将页数据按芯片存取速度（一般为几十到200ns） 写入页缓存，再在内部逻辑的控制下，将整页数据写入相应页 面，大大加快了编程速度。 ④ 内部编程控制逻辑 当编程写入时，由内部逻辑控制操作，CPU可做其他工作 。CPU可以通过读出验证或状态查询获知编程是否结束，从而 提高了CPU的效率。
2816、2817是依靠片外高压电源（约20V）进行擦除的。后来把 高压电源集成在片内，构成了新型E2PROM芯片，如2816A、2817A 、2864A等，给用户带来了极大方便，省去了电路中高压电源。
② 采用+5V电擦写E2PROM,是在写入过程中自动进行擦写的 。但目前擦写时间较长,约需10ms左右,需要保证有足够的写入时 间。有的E2PROM芯片设有写入结束标志,可供查询或中断使用。
5．存储周期 连续启动两次独立的存储器操作(如连续两次读操作)所需 要的最短间隔时间称为存储周期。它是衡量主存储器工作速度 的重要指标。一般情况下，存储周期略大于存取时间。 6．功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的程 度。
第二节 随机读写存储器（RAM）
一、 静态RAM（SRAM） 1．基本存储电路
◆ 在2 ms时间内集中一段时间进行刷新操作，在这段 时间内存储器不能进行读/写操作，将这段时间称为“死” 时间。
◆ 在每一个指令周期中利用CPU不进行访内操作的时间 进行刷新。
第三节 只读存储器（ROM）
ROM的信息在使用时是不能被改变的，即只能读出，不 能写入，故一般只能存放固定程序和常量，如监控程序、 IBM PC中的BIOS程序等。ROM的特点是非易失性的，即掉电 后再上电时存储信息不会改变。ROM芯片种类很多，下面介 绍其中的几种。
2．芯片结构
静态RAM内部是由很多如图6-1所示的基本存储电路组成 的。容量为单元数与数据线位数之乘积。为了选中某一个单 元，往往利用矩阵式排列的地址译码电路。例如，1 KB单元 的内存需10根地址线，其中5根用于行译码，另5根用于列译 码，译码后在芯片内部排列成32条行选择线和32条列选择线 ，这样可选中1024个单元中的任何一个。而每一个单元的基 本存储电路个数与数据线位数相同。