薄膜沉积原理

(b) 在真空系统中的输运过程
(c) 气相分子在衬底上吸附、成核和 生长
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
13/37
不同元素的平衡蒸气 压与温度的函数关系
为了得到合适的淀积 速率，样品蒸气压至少 为10 mTorr。
Ta，W，Mo和Pt，这些难 熔金属，它们具有很高 的溶化温度，如为达到 10 mtorr 的蒸气压， 钨 需要超过3000 ℃。
Unequal area
V1
V1 V2
A2 A1
m
V2
electrodes (left electrode smaller)
m=1~2（实验值）
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
30/37
一般将靶电极的面积设计得较小，电压主要降在靶电极，使溅射 在靶上发生。硅片电极也可以和反应腔体相连，以增加电压降比值
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
20/37
电子束蒸发系统
为了实现球形结构， 晶片放在一个行星 转动的半球罩内 — 有公转和自转。 淀积的均匀性可以得 到很大改善
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
21/37
蒸发工艺中的一些问题:
利用高能粒子（通常是由电场加速的正 离子如Ar+）撞击固体表面，使表面离子 （原子或分子）逸出的现象
溅射的种类:
✓直流溅射 ✓射频溅射 ✓反应溅射 ✓磁控溅射 ✓准直溅射 ✓ ……….
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
23/37
不同元素的平衡蒸气 压与温度的函数关系
层布线中的介质。
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
5/37
等离子增强化学气相淀积（PECVD）
13.56MHz
✓低温下（200～350 C）利用非热能来增强工艺过程
✓反应气体被加速电子撞击而离化。形成不同的活性基团， 它们间的化学反应就生成所需要的固态膜。
INFO130024.02
硅片电极也可以单独加上RF偏压，这样在实际淀积前可 预先清洁晶片或“溅射刻蚀”.
另外一种应用是偏压-溅射淀积（bias-sputter deposition）， 在晶片上溅射和淀积同时进行。这可以改善淀积台阶覆盖性
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
31/37
3、反应溅射
而不同元素的
溅射产率 （yield） 相差不大 （0.1-3 per incident ion）
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
24/37
1、直流（DC）溅射
只能溅射导电物质
a）阳极（anode）上放硅片， 阴极（cathode）是靶，真空 室作为放电二极管，通入放电 气体（如Ar）
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
7/37
PECVD：在等离子体反应器中，PECVD最重要
的特征是能在更低的温度下淀积出所需要的薄膜。
PECVD淀积的氧化硅和氮化硅膜与较高高温下LPCVD的膜 相比有以下特征： 应力较大、含H、非化学比的结构
因而造成膜的性质的不同： 粘附能力较差，有针孔、表面粗糙度增大，介电常数下降， 折射率下降，腐蚀速率增加。
加热器：电阻 丝或电子束
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
12/37
一、真空蒸发淀积薄膜的物
理过程
(a) 蒸发过程：被蒸发物质从凝聚相 （固相或液相）转化为气相的过 程——所需能量为汽化热Hv
log
Pv
A
B T
B H v 2.3R0
P为蒸汽压， A为积分常数， R0为阿夫加德罗常数
PECVD薄膜淀积质量强烈依赖于RF功率、压强、温度等参数
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
8/37
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
9/37
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
10/37
小平面源
速率与蒸发的蒸气流(F)和靶（硅片）的几何形状相关
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
16/37
点源
小平面源
Revap是蒸发速率（g/s）
FkP
Revap r 2
FkP
Revap
r 2
cosn i
是源蒸汽的发射角度， 对于点源＝4
v
Revap Nr 2
cos k
化学气相淀积：反应剂被激活 后在衬底表面发生化学反应成 膜。1)主气流中的反应剂越过 边界层扩散到硅片表面；2)反 应剂被吸附在硅片表面；3)反 应成核生长；4)副产物挥发。
表面反应控制：温度 质量输运控制：反应器形状， 硅片放置
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
b）阴极加1－10 kV负高压， 产生辉光放电，形成等离子体
c）正离子被加速至数百-数千 伏，撞击在靶材上，将靶材中 原子剥离
d）这些原子形成蒸汽并自由 地穿过等离子体区到达硅表面
e）溅射淀积时反应腔里压力 在10 mtorr左右。在引入放电 气体前，真空室base pressure 要达高真空（10－6 torr以上）
v
Revap
Nr 2
cosn i
cos k
N是淀积材料的密度
点源中F与i 无关，小平面源中F 随 cosni 变化
1、点源的各项同 2、小平面源的理想 3、小平面源的非
性发均匀发射
余弦发射，即 n=1 理想余弦发射
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
17/37
l 是淀积点至硅片中心的距离 h 是法线长度
集成电路工艺原理
第八章 薄膜淀积原理 (下)
6/37
等离子体：
✓物质存在的第四态 ✓高密度导电粒子构成的气体 ✓极板区域有辉光
等离子体由电子、离化分子、中性分 子、中性或离化的分子片断、激发的 分子和自由基组成。假设流进的气体 是由原子A和原子B组成的分子AB, 在辉光放电中可出现的过程可有:
激 原子激发 发 分子激发
溅射的优点：
✓对某些元素淀积速率很慢 ✓合金和化合物很难采用 ✓台阶覆盖差 ✓目前大生产很少采用
✓台阶覆盖比蒸发好
✓辐射缺陷远少于电 子束蒸发
✓制备复合材料和合 金性能较好
✓可以淀积介质材料
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
22/37
溅射Sputtering - 溅射淀积Sputter deposition
电子束蒸发（e－beam）
a) 电流通过螺旋状灯丝，使其达到白炽状态后
发射电子
电
b) 电子向阳极孔方向发射形成电子束，加速进 子
入均匀磁场 c) 电子在均匀磁场洛仑兹力作用下作圆周运动 d) 调节磁场强度控制电子束偏转半径，使电子
偏 转
束准确射到蒸发源
枪
e) 蒸发源熔融汽化，淀积到硅片表面
优点：
淀积膜纯度 高，钠离子 污染少
物理气相淀积 （PVD）
蒸发（Evaporation）
溅射（Sputtering）
淀积金属薄膜
淀积金属、介 质等多种薄膜
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
11/37
蒸发
真空状态 真空蒸发：在真空中， 把蒸发料(金属)加热， 使其原子或分子获得 足够的能量，克服表 面的束缚而蒸发到真 空中成为蒸气，蒸气 分子或原子飞行途中 遇到基片，就淀积在 基片上，形成薄膜
第八章 薄膜淀积原理 (下)
28/37
2、射频溅射 — 也可溅射介质
如靶是绝缘材料，不能采用直流溅射，因为绝缘靶上会有正 电荷积累。此时可以使用交流电源。
13.56 MHz
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
29/37
RF溅射系统中稳态时的电压分布
当两边面积不等时， 面积小的电极一边 （电流密度大）有更 大电压降，并有关系:
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
25/37
直流溅射系统中等离子体结构和电压分布（系统中通入氩气）
阴极 阴极 辉光 暗区
(鞘区)
等离子体 阳极鞘区
✓等离子体中包含 同等数量的正氩 离子和电子以及 中性氩原子
✓大部分的电压降 在阴极暗区
✓氩离子轰击阴极 靶（如Al）, Al原 子被溅射出，通 过等离子区淀积 到阳极硅片上
2. 残余气体中的氧和水气，会使金属和衬底氧化 3. 残余气体和其他杂质原子和分子也会淀积在衬底
保角差
平均自由程
kT
2r 2 p
反比于气体压强
r为气体分子的半径
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
15/37
三、蒸发速率和淀积速率
单位时间内，通过单位面积的分子数
点源
可见蒸发的淀积速率和蒸发 材料、温度/蒸汽压、及淀积 腔的几何形状决定反应腔内 晶片的位置、方向有关。
点源
如坩锅正上方晶片比侧 向的晶片淀积得多。
小平面源
为了得到好的均匀性， Leabharlann Baidu将坩锅和晶片放在同 一球面
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
19/37
加热器
电阻丝
a) 必须在蒸发温度提供所 需热量，但本身结构仍保 持稳定。熔点高于被蒸发 金属熔点 b) 不能与处于熔融状态的 蒸发料合金化或化合 c) 蒸气压很低 d) 易加工成形 例：难熔钨丝螺旋式蒸发 源
c os k
h r
r2 l2 h2
按 0
l 0
R N
1 h2
归一化后，有
0
l h
2
3 2
1
如下图
i k
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
18/37
由Langmuir-Knudsen理论，有
Revap 5.83 10 2 As
m T
Pe
Pe是蒸气压（torr），As是源面 积，m为克分子质量，T为温度
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
14/37
二、真空度与分子平均自由程
高纯薄膜的淀积必须在高真空度的系统中进行，因为：
1. 源材料的气相原子和分子在真空中的输运必须直线运动，以保 证金属材料原子和分子有效淀积在衬底上，真空度太低，蒸发 的气相原子或分子将会不断和残余气体分子碰撞，改变方向。
在溅射气体中引入反应活性气体如氧或氮气， 可改变或控制溅射膜的特性。
如属在布低线温中下的可绝制缘作 层；SiOTxiN、、SiTNaxN等等钝导化电膜膜或或多扩 散阻挡层
4/37
氮化硅的淀积方法
700800o C
LPCVD： 3SiH2Cl2 4NH3 Si3N4 6HCl 6H2
质量好，产量高
PECVD：等离子体中 SiH4 NH3 SiNH 3H 2
或
2SiH4 N2 2SiNH 3H2
SiNxHy膜对水和钠有极强的阻挡 能力，可作为最终的钝化层或多
e* + A A*+e e* + AB AB*+e
裂
解
e* + AB A*+B*+e
离 原子离子化 化 分子离子化
e* + A A++e+e e* + AB AB + +e+e
上标“ * ” 表示那些能量要远远大于基态的粒子。分离的原子或 分子被称为自由基，它们具有不完整的结合状态并且非常活跃。 如：SiH3，SiO，F等。
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
26/37
溅
射
阴极暗区
中
的
主
要
过
程
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
27/37
大面积溅射靶要较点源会提供更宽范围 的到达角（arrival angles）
INFO130024.02
集成电路工艺原理
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
3/37
本节课主要内容
常用的淀积薄膜有哪些？ 举例说明其用途。
什么是CVD？描述它的 工艺过程。
CVD的控制有哪两种 极限状态？分别控制什 么参数是关键？
单晶硅（外延）—器件；多晶 硅—栅电极；SiO2—互连介质； Si3N4—钝化。金属…
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
1/37
集成电路工艺原理
仇志军
zjqiu@fudan.edu.cn
邯郸校区物理楼435室
INFO130024.02
集成电路工艺原理
第八章 薄膜淀积原理 (下)
2/37
大纲
第一章 前言 第二章 晶体生长 第三章 实验室净化及硅片清洗 第四章 光刻 第五章 热氧化 第六章 热扩散 第七章 离子注入 第八章 薄膜淀积 第九章 刻蚀 第十章 后端工艺与集成 第十一章 未来趋势与挑战