4位二进制乘法器
4位乘法器
一、概述利用四位二进制寄存器、全加器以及D触发器等元器件，实现四位二进制乘法器的控制部分和乘法的实现部分。
成法是加法的简便运算乘法运算只能通过加法运算以及移位运算来实现。
在控制端用四个触发器产生四个控制信号来控制实现的加法移位功能，实现端在控制端信号作用下依次执行置零、加法、移位和循环操作。
二、方案说明设计一个4位二进制乘法器，可以存储其乘积。
电路原理框图如图1所示。
乘法器可以利用家发起和寄存器实现。
图1 乘法器原理框图寄存器B存放被乘数，寄存器Q存放乘数，两个乘积长度可能是原来的2倍，故计算完成后将累加和高位放入寄存器A，而Q放寄存器的低位，P 记录乘数的位数，每形成一个部分P加1，当P=4时，乘法结束，两数之积放在AQ寄存器中。
控制端产生四个控制信号分别为T0、T1、T2、T3。
在初态T0时，被乘数和乘数已分别存于寄存器B和Q中，等待启动信号S的到来，当S=1时控制器进入状态T1，在此状态下A、E、P清零，准备乘法操作。
从状态T2开始，控制器进入累计部分积的循环操作过程。
首先检验乘数的最低有效位Q1。
如Q1=1，A和B相加结果存于A和E之中；如果Q1=0，不做加法运算。
无论Q1为何值，都要将计数器P加1。
在状态T3，合成寄存器EAQ右移一位得到累计的部分积，时检测P之值，如果P不等于4，状态返回T2，继续累计部分积的过程。
如果P=4，停止循环，系统返回初始状态T0。
三、电路设计1、控制器设计根据图2所示的ASM图表，可以设计二进制乘法器的控制器。
图2 二进制乘法器ASM图表四个D触发器的驱动方程为：D0=T0S’+T3Z=((T0S’)’·(T3Z)’)’D1=T0S=((T0S)’)’D2=T1+T3Z’=(T1’·(T3Z’)’)’D3=T2控制器仿真电路如图2所示。
控制器中S为启动信号，高电平有效，系统开始工作时应使T0=1，T1=T2=T3=0，故图中设置了Reset信号（负脉冲）图2 二进制乘法器的控制逻辑图2. 二进制乘法器数据处理器(1) A寄存器A寄存器具有并入、移位、同步清0和保持功能。
数字电路课程设计之乘法器精选全文完整版
基于Verilog 的乘法器设计一、设计目标使用Verilog 语言实现4bit*4bit 乘法器设计，并使用Quartes 编写程序，使用modelsin 进行仿真验证设计二、基本原理2.1半加器半加器是为两输入两输出的加法电路，输入无进位，真值表如下图所示,输入X,Y,输出C,SX Y C S 0 0 0 0 0 1 0 1 1 0 0 1 111最简积之和式为 S=X`Y+XY`=X ○+Y;C=XY. 电路图为：2.2全加器全加器是为三输入两输出，输入存在进位，真值表如下图所示,输入X,Y,Z,输出C,SX Y Z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 11111化简最简积之和式为：S=X`Y`Z+X`YZ`+XY`Z`+XYZ; C=XY+XZ+YZ; 通过使用半加器组成全加器进行化简为：S=Z(X`Y`+XY)+Z`(X`Y+XY`)=Z(X ○+Y)`+Z`(X ○+Y)=X ○+Y ○+Z123YX C123123Y X`X Y`123S123C123X YSguan tian liangC 的卡诺图如下图X YZ 00 01 11 10 0 0 0 1 0 1111按两两结合 C=XY+YZ+XZ 换一种结合方式 C= XY+XY`Z+X`YZ=Z(XY`+X`Y)+XY=Z(X ○+Y)+XY 电路图如下所示(使用两个半加器与一个或门)123123X Y123123SZ123C多位二进制加法实现 2.2.1 行波进位加法器B2A3B3C3C4C2C1C0S0S1S2S3FA FALL_ADD A1B2Cout 3Cin4S5FA FALL_ADD A1B2Cout 3Cin4S5FAFALL_ADDA1B2Cout 3Cin4S5FAFALL_ADD A1B 2Cout 3Cin4S5A0B0A1B1A2行波进位加法器优点在于结构逻辑简单，缺点速度很慢，在最坏情况下，进位必须从最低有效位传到最高有效加法器，假设同时给出所有加数位，则总的最长延迟为：CinSCinCout ABCout ADD t t n t t +⨯−+=)2(ABCoutt 为最低有效级上从A 或B 到Cout 的延迟，CinCoutt 为中间级上Cin 与Cout 的延迟，CinSt 为最高有效位上从Cin 到S 的延迟。
四位二进制乘法器
四位二进制乘法器设计报告一、原理此四位乘法器主要运用多次错位相加运算来实现乘法运算。
由开关控制输入高电平或低电平产生两个二进制数（高电平有效），利用与门实现一位和四位的乘积运算，再将两次的乘积输入加法器，得到的和与进位与下一个乘积再进行加法运算。
设两个二进制数分别是被乘数D1C1B1A1和乘数D2C2B2A2，得到结果Y8Y7Y6Y5Y4Y3Y2Y1，可以把乘法运算分解成四个一位与四位的乘积和三次错位相加。
错位相加时累计和的最后一项可以直接输出为乘积的最低位，剩下三位和进位端再与高位乘积相加，每次相加后的最低位直接接到CD4511未接的最低位，经过三次相加就可以得到乘积。
以1011和1101为例1101*1011110□1（Y1）+11011001□1（Y2）+0000100□1（Y3）+110110001 （Y8—Y4）网上有的乘法器电路图一般采用反复进行移位和加法来进行乘法计算，依靠寄存器不断左移实现错位，而我直接把最低位输出到数码管，将进位端作为最高位进行下一步计算，在接线时就完成了移位，省去了寄存器的使用，使电路更加简单。
二、主要器件74ls283 3片74ls08 4片开关 8个数码管 4个CD4511 2片10KΩ电阻 8个470Ω电阻 14个三、芯片介绍74ls08：由四个与门组成74ls283：加法器，（5,3,14,12,6,2,15,11）8个脚输入两个乘数，（4，，1,13,10）四个脚输出,7脚输入低电平控制芯片做加法，9脚是进位端。
CD4511：用于驱动共阴极 LED （数码管）显示器的 BCD 码-七段码译码器，无法显示十六进制数的A-E。
四、原理图五、仿真3*7=1*16+5=2111*11=7*16+9=121六、运算结果举例七、遇到的问题用protues仿真时输出直接接BCD码的数码管，显示的是十六进制数，焊接时用了CD4511，A-E消隐导致乘积只能显示0-9，有A-E就无法显示。
二进制乘法器（转）
⼆进制乘法器（转）⼆进制乘法器的主要操作就是加发法操作和移位操作。
我们知道计算机存储数据都是以⼆进制形式进⾏存储的，以4位数为例解释⼀下被乘数和乘数如何操作，⾸先把被乘数扩展成2倍的位宽，⾼4位为0，低4位为被乘数，结果为8为0，先检测乘数的最低位，如果是1，则被乘数和结果想加，然后乘数右移，被乘数左移，如果是0，则被乘数左移，乘数右移。
依次类推。
如下图：开始，product=00000000，Mcand=00000110,Mer[0]==1,product==product+Mcand==00000110;Mer=0010,Mcand==00001100;Mer[0]==0,Mer==0001,Mcand==00011000;Mer[0]==1,product==product+Mcand==00011110;Mer=0000,Mcand==00110000;Mer[0]==0,Mcand==01100000,Mer==0000;end,product==00011110代码⼊下：1 module multiplier (clk,rst_n,multiplier,multiplicand,start,done,product);2 input clk;//50M3 input rst_n;4 input [7:0]multiplier;5 input [7:0]multiplicand;6 input start;7 output done;8 output [15:0]product;910/************************************/111213/***********************************/14 reg [2:0]i;15 reg isdone;16 reg [15:0]temp;17 reg isneg;18 reg [7:0]Mer;19 reg [15:0]Mcand;20 reg [2:0]cnt;21 always @ (posedge clk or negedge rst_n)22if(!rst_n) begin23 i<=1'b0;24 isdone<=1'b0;25 temp<=16'd0;26 Mer<=8'd0;27 Mcand<=1'b0;28 isneg<=1'b0;29 cnt<=1'b0;30 end31else if (start)32case (i)330:34 begin i<=i+1'b1;35 isneg<=multiplier[7]^multiplicand[7];36 Mer<=multiplier[7]?(~multiplier+1'b1):multiplier;37 Mcand<={multiplicand[7]?(~multiplicand+1'b1):multiplicand}&16'h00ff;38 temp<=16'd0;39 cnt<=1'b0;40 end411:42if(cnt==6) i<=3'd3;43else if (Mer[0]) begin temp<=temp+Mcand;46 end47else i<=i+1'b1;48492: begin Mer<=Mer>>1;50 Mcand<=Mcand<<1;51 i<=i-1'b1;52 cnt<=cnt+1'b1;53 end543:begin isdone<=1'b1;55 i<=i+1'b1;56 end574:begin isdone<=1'b0;58 i<=1'b0;59 end60default :i<=3'b000;61 endcase62/*************************************/636465/*************************************/66 assign done=isdone;67 assign product=isneg?(~temp+1'b1):temp;68/*************************************/69 endmodule41-48⾏⽤于执⾏加法操作，49-53⽤于执⾏移位操作。
CD4000系列说明
CD40xx，那个“xx”有很多，CD系列门电路CD4000 双3输入端或非门CD4001 四2输入端或非门CD4002 双4输入端或非门CD4007 双互补对加反向器CD4009 六反向缓冲／变换器CD4011 四2输入端与非门CD4012 双4输入端与非门CD4023 三2输入端与非门CD4025 三2输入端与非门CD4030 四2输入端异或门CD4041 四同相／反向缓冲器CD4048 8输入端可扩展多功能门CD4049 六反相缓冲/变换器CD4050 六同相缓冲／变换器CD4068 8输入端与门／与非门CD4069 六反相器CD4070 四2输入异或门CD4071 四2输入端或门CD4072 双4输入端或门CD4073 三3输入端与门CD4075 三3输入端或门CD4077 四异或非门CD4078 8输入端与非门／或门CD4081 四2输入端与门CD4082 双4输入端与非门CD4085 双2路2输入端与或非门CD4086 四2输入端可扩展与或非门CD40104 TTL至高电平CMOS转换器CD40106 六施密特触发器CD40107 双2输入端与非缓冲／驱动器CD40109 四低-高电平位移器CD4501 三多输入门CD4052 六反向缓冲器（三态输出）CD4503 六同相缓冲器（三态输出）CD4504 6TTL或CMOS同级移相器CD4506 双可扩展AIO门CD4507 四异或门CD4519 4位与／或选择器CD4530 双5输入多数逻辑门CD4572 四反向器加二输入或非门加二输入与非门CD4599 8位可寻址锁存器***************************************************触发器CD4013 双D触发器CD4027 双JK触发器CD4042 四锁存D型触发器CD4043 四三态R-S锁存触发器（“1”触发）CD4044 四三态R-S锁存触发器（“0”触发）CD4047 单稳态触发／无稳多谐振荡器CD4093 四2输入端施密特触发器CD4098 双单稳态触发器CD4099 8位可寻址锁存器CD4508 双4位锁存触发器CD4528 双单稳态触发器(与CD4098管脚相同，只是3、13脚复位开关为高电平有效）CD4538 精密单稳多谐振荡器CD4583 双施密特触发器CD4584 六施密特触发器CD4599 8位可寻址锁存器*************************************************** 计数器CD4017 十进制计数/分配器CD4020 14位二进制串行计数器/分频器CD4022 八进制计数/分配器CD4024 7位二进制串行计数器/分频器CD4029 可预置数可逆计数器（4位二进制或BCD码）CD4040 12二进制串行计数器/分频器CD4045 12位计数／缓冲器CD4059 四十进制N分频器CD4060 14二进制串行计数器/分频器和振荡器CD4095 3输入端J-K触发器（相同J-K输入端）CD4096 3输入端J-K触发器（相反和相同J-K输入端）CD40110 十进制加／减计数／锁存／7端译码／驱动器CD40160 可预置数BCD加计数器（异步复位）CD40161 可预置数4位二进制加计数器(R非＝0时，CP上脉冲复位）（异步复位）CD40162 可预置数BCD加计数器（同步复位）CD40163 可预置数4位二进制加计数器(R非＝0时，CP上脉冲复位）（同步复位）CD40192 可预置数BCD加/减计数器CD40193 可预置数4位二进制加/减计数器CD4510 可预置BCD加/减计数器CD4516 可预置4位二进制加/减计数器CD4518 双BCD同步加计数器CD4520 双同步4位二进制加计数器CD4521 24级频率分频器CD4522 可预置数BCD同步1/N加计数器CD4526 可预置数4位二进制同步1/N加计数器CD4534 实时与译码计数器CD4536 可编程定时器CD4541 可编程定时器CD4553 3数字BCD计数器CD4568 相位比较器／可编程计数器CD4569 双可预置BCD／二进制计数器CD4597 8位总线相容计数／锁存器CD4598 8位总线相容可建地址锁存器***************************************************译码器CD4511 BCD锁存/7段译码器/驱动器CD4514 4位锁存/4-16线译码器CD4515 4位锁存/4-16线译码器（负逻辑输出）CD4026 十进制计数/7段译码器（适用于时钟计时电路，利用C端的功能可方便的实现60或12分频）CD4028 BCD-十进制译码器CD4033 十进制计数/7段译码器CD4054 4位液晶显示驱动CD4055 BCD-7段码／液晶驱动CD4056 BCD-7段码／驱动CD40102 8位可预置同步减法计时器（BCD）CD40103 8位可预置同步减法计时器（二进制）CD4513 BCD-锁存／7端译码／驱动器（无效“0”不显）CD4514 4位锁存／4线—16线译码器（输出“1”）CD4515 4位锁存／4线—16线译码器（输出“0”）CD4543 BCD-锁存／7段译码／驱动器CD4544 BCD-锁存／7段译码／驱动器——波动闭锁CD4547 BCD-锁存／7段译码／大电流驱动器CD4555 双二进制4选1译码器／分离器（输出“1”）CD4556 双二进制4选1译码器／分离器（输出“0”）CD4558 BCD-7段译码CD4555 双二进制4选1译码器/分离器CD4556 双二进制4选1译码器/分离器（负逻辑输出）***************************************************移位寄存器CD4006 18位串入—串出移位寄存器CD4014 8位串入/并入—串出移位寄存器CD4015 双4位串入—并出移位寄存器CD4021 8位串入/并入—串出移位寄存器CD4031 64位移位寄存器CD4034 8位通用总线寄存器CD4035 4位串入/并入—串出/并出移位寄存器CD4076 4线D型寄存器CD4094 8位移位／存储总线寄存器CD40100 32位左移／右移CD40105 先进先出寄存器CD40108 4×4多端口寄存器阵列CD40194 4位并入／串入—并出／串出移位寄存器（左移／右移）CD40195 4位并入／串入—并出／串出移位寄存器CD4517 64位移位寄存器CD45490 连续的近似值寄存器CD4562 128位静态移位寄存器CD4580 4×4多端寄存器***************************************************模拟开关和数据选择器CD4016 四联双向开关CD4019 四与或选择器【Qn=(An*Ka)+(Bn*Kb)】CD4051 单八路模拟开关CD4052 双4路模拟开关CD4053 三2路模拟开关CD4066 四双向模拟开关CD4067 单十六路模拟开关CD4097 双八路模拟开关CD40257 四2选1数据选择器CD4512 八路数据选择器CD4529 双四路／单八路模拟开关CD4539 双四路数据选择器CD4551 四2通道模拟多路传输*************************************************** 运算电路CD4008 4位超前进位全加器CD4019 四与或选择器【Qn=(An*Ka)+(Bn*Kb)】CD4527 BCD比例乘法器CD4032 三路串联加法器CD4038 三路串联加法器（负逻辑）CD4063 四位量级比较器CD4070 四2输入异或门CD4585 4位数值比较器CD4089 4位二进制比例乘法器CD40101 9位奇偶发生器／校验器CD4527 BCD比例乘法器CD4531 12位奇偶数CD4559 逐次近似值码器CD4560 “N”BCD加法器CD4561 “9”求补器CD4581 4位算术逻辑单元CD4582 超前进位发生器CD4585 4位数值比较器***************************************************存储器CD4049 4字×8位随机存取存储器CD4505 64×1位RAMCD4537 256×1静态随机存取存储器CD4552 256位RAM***************************************************特殊电路CD4046 锁相环集成电路CD4532 8位优先编码器CD4500 工业控制单元CD4566 工业时基发生器CD4573 可预置运算放大器CD4574 比较器、线性、双对双运放CD4575 双／双预置运放／比较器CD4597 8位总线相容计数／锁存器CD4598 8位总线相容可建地址锁存器用带有置1端和置0端的触发器，如74HCT74、CD4013（D触发器），CD4027（JK 触发器），还有计数器和译码器等。
4位二进制乘法器课设报告
课程设计4位二进制乘法器电路的设计班级学号学生姓名指导教师课程设计任务书课程名称数字逻辑课程设计课程设计题目4位二进制乘法器电路的设计课程设计的内容及要求：一、设计说明设计一个4位二进制乘法器，可以存贮其乘积。
电路原理框图如图1所示。
乘法器可以利用加法器和寄存器实现。
图1 乘法器原理框图寄存器B存放被乘数，寄存器Q存放乘数，两个乘积长度有可能是原来的2倍，故计算完成后将累加和寄存器A放乘积的高位，而Q放乘积的低位，P记录乘数的位数，每形成一个部分积P加1，当P=4时，乘法结束，两数之积放在AQ寄存器中。
二、技术指标1．设计4位二进制乘法器。
2．其乘积可以存贮。
三、设计要求1．在选择器件时，应考虑成本。
2．根据技术指标通过分析计算确定电路形式和元器件参数。
3．主要器件：(1)74LS74双D触发器；(2)74LS194双向移位的寄存器；(3)74LS283加法器；(4)74LS00、74LS04等门电路。
四、实验要求1．根据技术指标制定实验方案；验证所设计的电路。
2．进行实验数据处理和分析。
五、推荐参考资料1.谢自美. 电子线路设计·实验·测试. [M]武汉：华中理工大学出版社，2000年2.阎石. 数字电子技术基础. [M]北京：高等教育出版社，2006年3.付家才. 电子实验与实践. [M]北京：高等教育出版社，2004年六、按照要求撰写课程设计报告成绩评定表：指导教师签字：一、概述4位二进制乘法器在实际中具有广泛应用。
它是一些计算器的基本组成部分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。
通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。
根据任务书规定，设计电路的技术指标：设计乘积可存贮的4位二进制乘法器；设计要求：根据成本选择器件，根据技术指标确定电路形式和元器件参数；实验要求：根据技术指标制定实验方案，并验证所设计的电路，对实验数据进行处理和分析。
实验五 四位移位乘法器
实验五四位移位乘法器一、实验目的1. 学会用层次化设计方法进行逻辑设计；2. 设计一个八位乘法器。
二、实验原理1）乘法器工作原理：四位二进制乘法采用移位相加的方法。
即用乘数的各位数码, 从高位开始依次于被乘数相乘, 每相乘一次得到的积称为部分积, 将第一次得到的部分积左移一位并与第二次得到的部分积相加, 将加得的和左移一位再与第三次得到的部分积相加, 再将相加的结果左移一位与第四次得到的部分积相加，……直到所有的部分积都被加过一次。
最后的结果以十进制的形式通过三个数码管进行显示。
2）设计整体思路：主要分两大模块，乘法器模块和主模块。
第一步：乘法器通过一个function实现，该函数输出为八位二进制数的积；第二步：把八位二进制数转化为三位十进制数，分别为个位、十位、百位，由主模块实现。
第三步：依次选通三个数码管，让这三个数码管分别显示第二步中的个、十、百位，由主模块实现。
3)轮换显示工作原理：因为硬件对数码管的显示控制只有8个管口，所以同一时间只能控制一个数码管的显示。
我们利用视觉暂留的原理，采用一个时钟信号（除lhz以外均可）控制是三个数码管的依次轮换选通，可以达到三个数码管同时显示的视觉效果。
我们采用一个2位的二进制数的累加来选通数码管，同时让数码管显示个、时、百位。
三、思路流程图四、实验流程图注意：时钟clk 给1M Hz六、实验心得1、把八位二进制数转化为三位十进制数，分别为个位、十位、百位：result1=out/100; //求出百位 result3=out%10; //求出个位 result2=(out%100)/10; //求出十位 2、个位、十位、百位必须用三个变量来存储，不能用一个三位的变量来存储，因为要存储的是十进制数，而一个三位的变量中的某一位只能是0或者1，无法表示一个十进制数。
3、看了很多同学的代码后发现大家用了模块调用，在这里我没有用调用，用一个FOR 循环，实现了代码简单。
EDA实验报告含结果图
EDA电子课程实验报告专业：班级：姓名：学号：实验一四人表决器一实验目的1、熟悉Quartus II软件的使用。
2、熟悉EDA-IV实验箱。
3、熟悉EDA开发的基本流程。
二硬件需求1、RC-EDA-IV型实验箱一台；2、RC-EDA-IV型实验箱配套USB-Blaster下载器一个；3、PC机一台。
三实验原理所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
四人表决器顾名思义就是由四个人来投票，当同意的票数大于或者等于3人时，则认为同意；反之，当否决的票数大于或者等于2人时，则认为不同意。
实验中用4个拨挡开关来表示4个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。
四实验内容VHDL程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;--------------------------------------------------------------------entity EXP3 isport(k1,K2,K3,K4 : in std_logic;ledag : out std_logic_vector(3 downto 0);m_Result : out std_logic);end EXP3;--------------------------------------------------------------------architecture behave of EXP3 issignal K_Num : std_logic_vector(2 downto 0); signal K1_Num,K2_Num: std_logic_vector(2 downto 0); signal K3_Num,K4_Num: std_logic_vector(2 downto 0);beginprocess(K1,K2,K3,K4)beginK1_Num<='0'&'0'&K1;K2_Num<='0'&'0'&K2;K3_Num<='0'&'0'&K3;K4_Num<='0'&'0'&K4;end process;process(K1_Num,K2_Num,K3_Num,K4_Num,)beginK_Num<=K1_Num+K2_Num+K3_Num+K4_Num;end process;process(K_Num) beginif(K_Num>2) thenm_Result<='1';elsem_Result<='0';end if;end process;end behave;实验电路实验二格雷码转换一实验目的1、了解格雷码变换的原理。
四位二进制加法器与乘法器
1 引言EDA（ElectronicDesign Automatic）技术的应用引起电子产品及系统开发的革命性变革。
VHDL语言作为可编程逻辑器件的标准语言描述能力强，覆盖面广，抽象能力强，在实际应用中越来越广泛。
1.1 设计的目的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，了解并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。
通过对四位二进制加法器和四位二进制乘法器的设计，巩固和综合运用所学课程，加深对数字电路和VHDL基本单元的理解，理论联系实际，提高设计能力，提高分析、解决计算机技术实际问题的独立工作能力。
通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标，加法器的设计可以加深对门电路的理解，乘法器的设计可以使对计算机怎样工作有了更深了解。
1.2 设计的基本内容本文是设计的一个四位二进制加法器和四位二进制乘法器。
四位二进制加法器使用门电路构成，用VHDL语言对其实现。
乘法器使用VHDL语言里的乘法运算符实现，使用数码管动态显示一个三位数结果。
然后用VHDL语言编写相应的程序，在计算机上实现，最后进行了加法器和乘法器的仿真分析。
2 EDA、VHDL简介2.1 EDA简介EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD （计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。
EDA技术是以计算机为工具，根据硬件描述语言HDL（Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。
典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。
数电课程设计四位二进制乘法器的设计与实现
四位二进制乘法器的设计与实现物理系光信息科学与技术专业1011202班 11011202181. 实验目的设计一个乘法器，实现两个四位二进制数的乘法。
两个二进制数分别是被乘数3210A A A A 和乘数3210B B B B 。
被乘数和乘数这两个二进制数分别由高低电平给出。
乘法运算的结果即乘积由两个数码管显示。
其中显示低位的数码管是十进制的；显示高位的数码管是二进制的，每位高位片的示数都要乘以16再与低位片相加。
所得的和即是被乘数和乘数的乘积。
做到保持乘积、输出乘积，即认为目的实现，结束运算。
2.总体设计方案或技术路线总体思路：将乘法运算分解为加法运算。
被乘数循环相加，循环的次数是乘数。
加法运算利用双四位二进制加法器74LS283实现，循环次数的控制利用计数器74LS161、数码74LS85比较器实现。
运算结果的显示有数码管完成，显示数字的高位（进位信号）由计数器74LS161控制。
技术路线：以54 为例。
被乘数3210A A A A 是5，输入0101；乘数3210B B B B 是4，输入0100.将3210A A A A 输入到加法器的A 端，与B 端的二进制数相加，输出的和被送入74LS161的置数端（把这个计数器成为“置数器”）。
当时钟来临，另一个74LS161（被称之为“计数器”）计1，“置数器”置数，返回到加法器的B 端，再与被乘数3210A A A A 相加……当循环相加到第四个时钟的时候，“计数器”计4，这个4在数码比较器74LS85上与乘数3210B B B B 比较，结果是相等，A=B 端输出1，经过反相器后变为0返回到被乘数输入电路，截断与门。
至此，被乘数变为0000，即便是再循环相加，和也不变。
这个和，是多次循环相加的和，就是乘积。
高位显示电路较为独立，当加法器产生了进位信号，CA 端输出了一个高电平脉冲，经过非门变为下降脉冲驱动74LS161计一次数，这个数可以通过数码管显示出来。
数字设计原理与实践_课程设计_乘法器
数字设计原理与实践课程设计题目名称:学生姓名:学号:指导老师:1.设计题目乘法器电路设计：设计一个乘法器，能够完成两个4位二进制无符号数的乘法运算。
2.设计目标设计一个乘法器，使之能完成两个4位的二进制数的乘法运算。
3.设计思路4位二进制数的乘法，按照十进制的乘法规则，可进行相应的运算。
比如a1a2a3a4和b1b2b3b4运算过程见右图。
如图所示，乘开之后，就产生了许多的两个二进制数相乘，即两个二进制数相与的过程。
如果利用合适的加法器把这些二进制数相与的结果进行合适的累加，最后即可得到4位二进制数相乘的结果。
也就是说4位二进制数的乘法可以分解成许多相与项相加（积之和）的形式，最后实现题目的要求。
4.设计电路推导由题可知，两个4位二进制数相乘结果位为8位。
其中a1b1可直接输出作为积的（第八位）最低位。
然后是a2b1与a1b2的和作为积的第七位，并且向前进位。
接着a3b1、a2b2、a1b3相加，此时可以用加法器级联，以此类推，所有的相与项都能加起来。
在加法器方面，选择4位二进制加法器74ls283。
74LS283的引脚图和逻辑原理图见上，可知，74LS283是4位二进制全加器。
两个加数输入端分别为A0~A3，和B0~B3，和为C0~C3，S1为进位输入端，S3为进位输出端。
了解了各引脚之后，我们计划使用三个74LS283，其中a1b1直接输出，不需要接入加法器。
然后a1b2、a1b3、a1b4分别接入第一个加法器的A0~A2端，a2b1、a2b2、a2b3、a2b4分别接第一个加法器的B0~B3接口。
这样第一个接口的输出端：和的最低位C0 就是a1b2+a2b1，所以直接输出就是最后乘积的第七位（次低位）。
现在讨论下两片74LS283的级联。
SUM的最低位是作为积的一位直接输出，然后后几位依次与下一个74238的输入A1~A4相连，就完成了两个74283的级联。
这样做的原理已在前面的讨论中给出，这里不做赘述。
集成电路中文名称大全
集成电路中文名称大全型号规格性能说明型号规格性能说明SN74LSOO 四2输入与非门SN74LSO1 四2输入与非门SN74LSO2 四2输入与非门SN74LS03 四2输入与非门SN74LS04 六反相器SN74LS05 六反相器SN74LS06 六反相缓冲器/驱动器SN74LS07 六缓冲器/驱动器SN74LS08 四2输入与非门SN74LS09 四2输入与非门SN74LS10 三3输入与非门SN74LS11 三3输入与非门SN74LS12 三3输入与非门SN74LS13 三3输入与非门SN74LS14 六反相器.斯密特触发SN74LS15 三3输入与非门SN74LS16 六反相缓冲器/驱动器SN74LS17 六反相缓冲器/驱动器SN74LS20 双4输入与门SN74LS21 双4输入与门SN74LS22 双4输入与门SN74LS25 双4输入与门SN74LS26 四2输入与非门SN74LS27 三3输入与非门SN74LS28 四输入端或非缓冲器SN74LS30 八输入端与非门SN74LS32 四2输入或门SN74LS33 四2输入或门SN74LS37 四输入端与非缓冲器SN74LS38 双2输入与非缓冲器SN74LS40 四输入端与非缓冲器SN74LS42 BCD－十进制译码器SN74LS47 BCD－七段译码驱动器SN74LS48 BCD－七段译码驱动器SN74LS49 BCD－七段译码驱动器SN74LS51 三3输入双与或非门SN74LS54 四输入与或非门SN74LS55 四4输入与或非门SN74LS63 六电流读出接口门SN74LS73 双J－K触发器SN74LS74 双D触发器SN74LS75 4位双稳锁存器SN74LS76 双J－K触发器SN74LS78 双J－K触发器SN74LS83 双J－K触发器SN74LS85 4位幅度比较器SN74LS86 四2输入异或门SN74LS88 4位全加器SN74LS90 4位十进制波动计数器SN74LS91 8位移位寄存器SN74LS92 12分频计数器SN74LS93 二进制计数器SN74LS96 5位移位寄存器SN74LS95 4位并入并出寄存器SN74LS109 正沿触发双J－K触发器SN74LS107 双J－K触发器SN74LS113 双J－K负沿触发器SN74LS112 双J－K负沿触发器SN74LS121 单稳态多谐振荡器SN74LS114 双J－K负沿触发器SN74LS123 双稳态多谐振荡器SN74LS122 单稳态多谐振荡器SN74LS125 三态缓冲器SN74LS124 双压控振荡器SN74LS131 3－8线译码器SN74LS126 四3态总线缓冲器SN74LS133 13输入与非门SN74LS132 二输入与非触发器SN74LS137 地址锁存3－8线译码器SN74LS136 四异或门SN74LS139 双2－4线译码－转换器SN74LS138 3－8线译码/转换器SN74LS147 10－4线优先编码器SN74LS145 BCD十进制译码/驱动器SN74LS153 双4选1数据选择器SN74LS148 8－3线优先编码器SN74LS155 双2－4线多路分配器SN74LS151 8选1数据选择器SN74LS157 四2选1数据选择器SN74LS154 4－16线多路分配器SN74LS160 同步BDC十进制计数器SN74LS156 双2－4线多路分配器SN74LS162 同步BDC十进制计数器SN74LS158 四2选1数据选择器SN74LS164 8位串入并出移位寄存SN74LS161 4位二进制计数器SN74LS166 8位移位寄存器SN74LS163 4位二进制计数器SN74LS169 4位可逆同步计数器SN74LS165 8位移位寄存器SN74LS172 16位多通道寄存器堆SN74LS168 4位可逆同步计数器SN74LS174 6D型触发器SN74LS170 4x4位寄存器堆SN74LS176 可预置十进制计数器SN74LS173 4D型寄存器SN74LS182 超前进位发生器SN74LS175 4D烯触发器SN74LS189 64位随机存储器SN74LS181 运算器/函数发生器SN74LS191 二进制同步可逆计数器SN74LS183 双进位保存全价器SN74LS193 二进制可逆计数器SN74LS190 同步BCD十进制计数器SN74LS195 并行存取移位寄存器SN74LS192 BCD－同步可逆计数器SN74LS197 可预置二进制计数器SN74LS194 双向通用移位寄存器SN74LS238 3－8线译码/多路转换器SN74LS196 可预置十进制计数器SN74LS241 八缓冲/驱动/接收器SN74LS221 双单稳态多谐振荡器SN74LS243 四总线收发器SN74LS240 八缓冲/驱动/接收器SN74LS245 八总线收发器SN74LS242 四总线收发器SN74LS248 BCD－七段译码驱动器SN74LS244 八缓冲/驱动/接收器SN74LS251 三态8－1数据选择器SN74LS247 BCD－七段译码驱动器SN74LS256 双四位选址锁存器SN74LS249 BCD－七段译码驱动SN74LS258 四2选1数据选择器SN74LS253 双三态4－1数据选择器SN74LS260 双5输入或非门SN74LS257 四3态2－1数据选择器SN74LS266 四2输入异或非门SN74LS259 8位可寻址锁存器SN74LS275 七位树型乘法器SN74LS261 2x4位二进制乘发器SN74LS279 四R－S触发器SN74LS273 八进制D型触发器SN74LS283 4位二进制全加器SN74LS276 四J－K触发器SN74LS293 4位二进制计数器SN74LS280 9位奇偶数发生校检器SN74LS365 六缓冲器带公用启动器SN74LS290 十进制计数器SN74LS367 六总线三态输出缓冲器SN74LS295 4位双向通用移位寄存器SN74LS373 8D锁存器SN74LS366 六缓冲器带公用启动器SN74LS375 4位双稳锁存器SN74LS368 六总线三态输出反相器SN74LS386 四2输入异或门SN74LS374 8D触发器SN74LS393 双4位二进制计数器SN74LS377 8位单输出D型触发器SN74LS574 8位D型触发器SN74LS390 双十进制计数器SN74LS684 8位数字比较器SN74LS573 8位三态输出D型锁存器SN74HC11 三3输入与门SN74LS670 8位数字比较器SN7404 六反相器SN74HC00 四2输入与非门SN7406 六反相缓冲器/驱动器SN74HC02 四2输入或非门SN7407 六缓冲器/驱动器SN74HC03 四2输入或非门SN7414 六缓冲器/驱动器SN74HC04 六反相器SN7416 六反相缓冲器/驱动器SN74HC05 六反相器SN7440 六反相缓冲器/驱动器SN74HC08 四2输入与门SN7497 六反相缓冲器/驱动器SN74HC10 三3输入与非门74F00 高速四2输入与非门SN74HC14 六反相器/斯密特触发74F02 高速四2输入或非门SN74HC20 双四输入与门74F04 高速六反相器SN74HC21 双四输入与非门74F08 高速四2输入与门SN74HC27 三3输入与非门74F10 高速三3输入与门SN74HC30 八输入端与非门74F14 高速六反相斯密特触发SN74HC32 四2输入或门74F32 高速四2输入或门SN74HC42 BCD十进制译码器74F38 高速四2输入或门SN74HC73 双J－K触的器74F74 高速双D型触发器SN74HC74 双D型触发器74F86 高速四2输入异或门SN74HC76 双J－K触的器74F139 高速双2－4线译码/驱动器SN74HC86 四2输入异或门74F151 高速双2－4线译码/驱动器SN74HC107 双J－K触发器74F153 高速双4选1数据选择器SN74HC113 双J－K负沿触发器74F157 高速双4选1数据选择器SN74HC123 双稳态多谐振荡器74F161 高速6D型触发器SN74HC125 三态缓冲器74F174 高速6D型触发器SN74HC126 四三态总线缓冲器74F175 高速4D型触发器SN74HC132 二输入与非缓冲器74F244 高速八总线3态缓冲器SN74HC137 二输入与非缓冲器74F245 高速八总线收发器SN74HC138 3－8线译码/解调器74F373 高速8D锁存器SN74HC139 双2－4线译码/解调器SN74HCT04 六反相器SN74HC148 8选1数据选择器CD4001 4二输入或非门SN74HC151 双4选1数据选择器CD4002 双4输入或非门SN74HC154 4－16线多路分配器CD4006 18位静态移位寄存器SN74HC157 四2选1数据选择器CD4007 双互补对加反相器SN74HC161 4位二进制计数器CD4009 六缓冲器/转换－倒相SN74HC163 4位二进制计数器CD4010 六缓冲器/转换－正相SN74HC164 8位串入并出移位寄存器CD4011 四2输入与非门SN74HC165 8位移位寄存器CD4012 双4输入与非门SN74HC173 4D型触发器CD4013 置/复位双D型触发器SN74HC174 6D触发器CD4014 8位静态同步移位寄存SN74HC175 4D型触发器CD4015 双4位静态移位寄存器SN74HC191 二进制同步可逆计数器CD4016 四双向模拟数字开关SN74HC221 双单稳态多谐振荡器CD4017 10译码输出十进制计数器SN74HC238 3－8线译码器CD4018 可预置1/N计数器SN74HC240 八缓冲器CD4019 四与或选择门SN74HC244 八总线3态输出缓冲器CD4020 14位二进制计数器SN74HC245 八总线收发器CD4021 8位静态移位寄存器SN74HC251 三态8－1数据选择器CD4022 8译码输出8进制计数器SN74HC259 8位可寻址锁存器CD4023 三3输入与非门SN74HC266 四2输入异或非门CD4024 7位二进制脉冲计数器SN74HC273 8D型触发器CD4025 三3输入与非门SN74HC367 六缓冲器/总线驱动器CD4026 十进制/7段译码/驱动SN74HC368 六缓冲器/总线驱动器CD4027 置位/复位主从触发器SN74HC373 8D锁存器CD4028 BCD十进制译码器SN74HC374 8D触发器CD4029 4位可预置可逆计数器SN74HC393 双4位二进制计数器CD4030 四异或门SN74HC541 8位三态输出缓冲器CD4031 64位静态移位寄存器SN74HC573 8位三态输出D型锁存器CD4032 三串行加法器SN74HC574 8D型触发器CD4033 十进制计数器/7段显示SN74HC595 8位移位寄存器/锁存器CD4034 8位静态移位寄存器SN74HC4028 7级二进制串行加数器CD4035 4位并入/并出移位寄存器SN74HC4046 锁相环CD4038 3位串行加法器SN74HC4050 六同相缓冲器CD4040 12位二进制计数器SN74HC4051 8选1模拟开关CD4041 四原码/补码缓冲器SN74HC4053 三2选1模拟开关CD4042 四时钟D型锁存器SN74HC4060 14位计数/分频/振荡器CD4043 四或非R/S锁存器SN74HC4066 四双相模拟开关CD4044 四与非R/S锁存器SN74HC4078 3输入端三或门CD4046 锁相环SN74HC4511 7段锁存/译码驱动器CD4047 单非稳态多谐振荡器SN74HC4520 双二进制加法计数器CD4048 可扩充八输入门CD4502 可选通六反相缓冲器CD4049 六反相缓冲/转换器CD4503 六同相缓冲器CD4050 六正相缓冲/转换器CD4504 六电平转换器CD4051 单8通道多路转换/分配CD4508 双4位锁存器CD4052 双4通道多路转换/分配CD4510 BCD可预置可逆计数器CD4053 三2通道多路转换/分配CD4511 BCD7段锁存/译码/驱动CD4056 7段液晶显示译码/驱动CD4512 8通道数据选择器CD4060 二进制计数/分频/振荡CD4513 BCD7段锁存/译码/驱动CD4063 四位数值比较器CD4514 4－16线译码器CD4066 四双相模拟开管CD4515 4－16线译码器CD4067 16选1模拟开关CD4518 双BCD加法计数器CD4068 8输入端与非/与门CD4520 双二进制加法计数器CD4069 六反相器CD4521 24位分频器CD4070 四异或门CD4522 可预置BCD1/N计数CD4071 四2输入或门CD4526 可预置二进制1/N计数CD4072 双四输入或门CD4527 BCD系数乘发器CD4073 三3输入与门CD4528 双单稳态触发器CD4075 三3输入与门CD4531 12位奇偶校验电路CD4076 4位D型寄存器CD4532 8位优先编码器CD4077 四异或非门CD4538 双精密单稳态触发器CD4078 八输入或/或非门CD4539 双四路输据选择器CD4081 四输入与门CD4541 可编程振荡/计时器CD4082 双4输入与门CD4543 7段锁存/译码/驱动CD4085 双2组2输入与或非门CD4553 3位BCD计数器CD4086 可扩展2输入与或非门CD4555 双4选1译码器CD4093 四与非斯密特触发器CD4556 双4选1译码器CD4094 8位移位/贮存总线寄存CD4557 1-64位可变长度寄存器CD4096 3输入J－K触发器CD4558 BCD-7段译码器CD4098 双单稳态触发器CD4560 BCD码加法器CD4099 8位可寻址锁存器CD4561 BCD转换成9的补码输出CD40103 同步可预置减法器CD4566 工业定时基准发生器CD40106 六斯密特触发器CD4569 双4位可编程1/NBCDCD40107 双2输入与非缓冲/驱动CD4583 双斯密特触发器CD40110 计数/译码/锁存/驱动CD4584 4斯密特触发器CD40174 6D触发器CD4585 4位数值比较器CD40175 4D触发器CD4599 8位总线相容寻址锁存器CD40192 BCD可预置可逆计数器MC145106 频率合成器CD40193 二进制可预置可逆计数器MC145026 遥控编码器CD40194 4位双相移位寄存器MC145027 译码器4N25 晶体管输出LM24J 四运放(军用级)4N25MC 晶体管输出LM148J 通用四运放4N26 晶体管输出LM1875T 无线电控制/接收器4N27 晶体管输出LM224J 四运放(工业级)4N28 晶体管输出258N 分离式双电源双运放4N29 达林顿输出LM2901N 四电压比较器4N30 达林顿输出LM2904N 四运放4N31 达林顿输出LM301AN 通用运算放大器4N32 达林顿输出LM308N 单比较器4N33 达林顿输出LM311P 单比较器4N33MC 达林顿输出LM317L 可调三端稳压器/100mA4N35 达林顿输出LM317T 可调三端稳压器/1.5A4N36 晶体管输出LM317K 可调三端稳压器/3A4N37 晶体管输出LM318 高速宽带运放4N38 晶体管输出LM324K 通用四运放4N39 可控硅输出LM331N V-F/F-V转换器6N135 高速光耦晶体管输出LM336-2.5V 基准电压电路6N136 高速光耦晶体管输出LM336 5V 基准电压电路6N137 高速光耦晶体管输出LM337T 基准电压电路1A6N138 达林顿输出LM338K 可调三端稳压器5A6N139 达林顿输出LM339N 四比较器MOC3020 可控硅驱动输出LM348N 四741运放MOC3021 可控硅驱动输出LM358N 低功耗双运放MOC3023 可控硅驱动输出LM361N 高速差动比较器MOC3030 可控硅驱动输出LM386N 声频功率放大器MOC3040 过零触发可控硅输出LM3914N 十段点线显示驱动MOC3041 过零触发可控硅输出LM393N 低功耗低失调双比较器MOC3061 过零触发可控硅输出LM399H 精密基准源(6.9) MOC3081 过零触发可控硅输出LM723CN 可调正式负稳压器TLP521-1 单光耦LM733CN 视频放大器TLP521-2 双光耦LM741J 单运放TLP521-4 四光耦LM741CN 双运放TLP621 四光耦OP07 低噪声运放TIL113 达林顿输出OP27 超低噪声精密运放TIL117 TLL逻辑输出OP37 超低噪声精密运放PC814 单光耦TL062 低功耗JEFT输入双运放PC817 单光耦TL072 低噪声JEFTH11A2 晶体管输出ULN2003 周边七段驱动陈列H11D1 高压晶体管输出ULN2004 周边七段驱动陈列H11G2 电阻达林顿输出ULN2803 周边八段驱动陈列LF347N 宽带JFET输入四运放ULN2804 周边八段驱动陈列LF351N 宽带JFET输入运放ICL7106 3位ADC/驱动LCDLF353N JFET输入宽带运放ICL7107 3位半ADC/驱动LEDLF355N JFET输入运放ICL7109 4位半ADC/驱动LEDLF357N JFET宽带非全裣运放ICL7129 4位半ADC/LCD驱动LF398N 采样/保持电路ICL7135 ADC/LCD驱动BCD输出LF412N 低偏差飘移输入运放ICL7136 3位半CMOSADC/LCD驱动MC1377 彩色电视编码器ICL7218 CMOS低功耗运算放大器MC1403 精密电压基准源(2.5) ICL7650 整零运放斩波MC1413 周边七段驱动阵列ICL7652 整零运放斩波MC1416 周边七段驱动陈列ICL7660 CMOS直流-直流转换器MC14409 二进制脉冲拨号器ICL8038 函数信号发生器MC14433 3位半A/D转换器ICL8049 反对数放大器MC14489 多字符LED显示驱动器CA3140 单BIMOS运行MC145026 编码器CA3240 单BIMOS运行VD5026 编码器UC3842 WM电流型控制器MC145027 译码器UC3845 PWM电流型控制器VD5027 译码器DS12887 非易失实时时钟芯片MC145028 译码器L3845 中继接口电路MC145030 编码译码器SG3524 PWM解调调制器MC145106 频率合成器SG3525 PWM解调调制器MC145146 4位数据总线20106 前置放大器NE521 高速双差分比较器TCM5087 双音调发生器NE5532 双运放MM5832 实时钟电路NE5534 双运放TC14433 3位半A/D转换器NE555N 单运放TC232 并行/串行接口电路NE555J 时基电路军品极TC7106 3位半ADC/LCD驱动NE556 双级型双时基电路TC7107 3位半ADC/LED驱动NE564 锁相环TC7116 3位半ADC/LCD驱动带保NE565 锁相环TC7129 4位半ADC/LCDNE567 音调译码器TC7135 4位半ADC/LCD，BCD输出NE592 视频放大器TC7650 整零运放斩波MT8814 8x12模拟交换矩阵75107 四差分线驱动器MT8816 8x模拟交换矩阵75174 四差分线驱动器MT8870 综合DTMF接收器75175 三态四差分接收器MT8870 综合DTMF接收器75176 差分总线接收器MT8880 综合DTMF发生接收器75188 四线驱动器24LC01 128x8串行EEPROM 75189 四线驱动器24LC02 256x8串行EEPROM 75451 双外围驱动器24LC04 512x8串行EEPROM 75452 双外围驱动器93LC46 64x16串行EEPROM PAL16L8 FLASH200门93LC56 256x16串行EEPROM PALCE16V8-25 FLASH200门93LC66 512x8 256x16 EEPROM PALCE16V8-25JC FLASH200门(贴片)PIC16C52 384x12 单片机ATF16V8-25PC FLASH200门PIC16C54 512x12 单片机GAL16V8-25LP FLASH200门PCI16C56 512x12 单片机GAL16V8-25LPI 工业级FLASH200门PIC16C57 2048x12 单片机GALV8-20LD 军品级FLASH200门AT24C01 128x8串行EEPROM GAL16V8-15LP 军品级FLASH200门AT24C02 256x8串行EEPROM GAL16V8-15LPI 工业级FLASH200门AT24C04 512x8串行EEPROM PALCF20V8-25PC FLASH300门AT24C16 2Kx8串行EEPROM A TF20V8-25PC FLASH300门AT93C46 64x16串行EEPROM GAL20V8-25LP FLASH300门AT93C56 256x16串行EEPROM GAL20V8-25LPI 工业级FLASH门ATF16V8 FLASH200门GAL20V8-20LD 军品级门ATF20V8 FLASH300门高速GAL20V8-15LP 军品级门ATF22V10 FLASH500门高速低电流GAL20V8-15LPI 工业级FLASH门AT28C16 2Kx8CMOS并行EEPROM ATF22C10-25PC FLASH500门高速低电流AT28C17 2Kx8CMOS并行EEPROM ATF22C10-25PC FLASH500门高速低电流AT28C64 8Kx8并行EEPROM GAI22V10-25LP FLASH500门高速低电流AT28C256 32Kx8并行EEPROM PALCE22V10-15JC FLASH500门高速低电流AT28F010 128Kx8并行EEPROM 2716 8Kx8 NMOS EPROMA29C040 512Kx8 FLASH EEPROM 27C16 2Kx8 NMOS EPROMHM6116 2Kx8 CMOS 静态PAM 2732 4Kx8 NMOS EPROMHY6264 8Kx8 CMOS 静态RAM 27C32 4Kx8 NMOS EPROMHM6264 8Kx8 CMOS 静态RAM 2764F 8Kx8 NMOS EPROMIS62C64 8Kx8 高速CMOS 静态RAM 27C64F 8Kx8 NMOS EPROMHY62256 32Kx8 CMOS 静态RAM 2764ST 8Kx8 NMOS EPROMHM62256 32Kx8 CMOS 静态RAM 27C64ST 8Kx8 NMOS EPROMHM628128 128Kx8 CMOS 静态RAM 27C64NS 8Kx8 NMOS EPROMHM628256 256Kx8 CMOS 静态RAM 27128 16Kx8 NMOS EPROMHM628512 512Kx8 CMOS 静态RAM 27C128 16Kx8 NMOS EPROMHM628512 512Kx8 CMOS 静态RAM 27256 32Kx8 NMOS EPROMZ80 CP CTC PIO S10 27C256 32Kx8 NMOS EPROMLD8031AH 8位微处理器工业级MD27C256 16Kx8 CMOS EPROM8031 8位微处理器27HC256-45 16Kx8 高速CMOS EPROM80C31 8位CMOST微处理器27512 64Kx8 NMOS EPROM80C31NT 8位CMOST微处理器27C512 64Kx8 NMOS EPROMN80C31BH 8位CMOST微处理器贴片MD27C512 64Kx8 NMOS EPROMLD80C31BH 8位CMOST微处理器27HC512-45 64Kx 高速CMOS EPROM MD80C31BH 8位CMOST微处理器27C010 128Kx8 CMOS EPROM8032 8位微处理器27HC010-30 128Kx8 CMOS EPROMLD8032AH 8位CMOST微处理器27C020 256Kx8 CMOS EPROM80C32 8位CMOS微控制器27C040 512Kx8 CMOS EPROM8039 8位微控制器27HC040-30 512Kx8 CMOS EPROM80C39 8位微控制器27C080 1024Kx8 CMOS EPROM8051 8位微控制器2816 2Kx8 并行EEPROM80C51 8位CMOS微控制器28C16 2Kx8 CMOS 并行EEPROM80C552 8位微控制器2817 2Kx8 并行EEPROM80C552新8位微控制器28C17 2Kx8 CMOS 并行EEPROM8080 8位微处理器2864 8Kx8 并行EEPROM8085 8位NMOS微处理器28C64 8Kx8 CMOS 并行EEPROM80C85 8位NMOS微处理器28C64B15JC 8Kx8 CMOS 并行EEPROM 8086 16位NMOS微处理器28C256 32Kx8 CMOS 并行EEPROM80C86 CMOS 16位微处理器28F010 128Kx 高速并行EEPROM8087 数值协处理器2810 128Kx 高速并行EEPROM8088 8位HMOS微处理器28F020 256Kx 高速并行EEPROM80C88 CMOS 8位HMOS微处理器28F020-150 256Kx 高速并行EEPROM 8097 16位单片机28F256 32Kx 高速并行EEPROM8098 准16位微控制器28F256 32Kx 高速并行EEPROM8155 通用接口电路29C010 128Kx8 FLASH EEPROM81C55 CMOS通用接口电路29C040 512Kx8 FLASH EEPROM8212 时钟发生器和驱动器29F040-90 512Kx8 FLASH EEPROM8228 系统控制和总线驱动器AD1674KN 12位2KHZ带采保ADC8237 DMA控制器AD202JY 小型2KHZ隔离放大器82C37 CMOS DMA 控制器AD232JN 线路驱动接收器8243 扩展器AD521JD 电阻设置精密仪放器82C43 CMOS I/O扩展器AD574AJD 12位数模转换器8250 异步通信接口电路AD590JH 宽温度范围传感器82C50 CMOS 异步通信接口电路AD624AD 精密仪表放大器8251 串行通信接口电路AD650JN 低线性误差压频转换器MD8251A 异步通信接口电路ADC0804 8位A/D转换器82C51 CMOS 异步通信接口电路ADC0808 8位A/D转换器8253 可编程区间计数器ADC0809 8位A/D转换器82C53 CMOS 可编程区间计数器ADC0820 8位A/D转换器8254 可编程间隔定时器DAC0808 8位A/D转换器83C54 CMOS 可编程间隔定时器DAC0832 8位A/D转换器LP82C54 CMOS 可编程间隔定时器DAC1210 12位A/D转换器8255 可编程外围并行接口电路MAX1487CPA ESD保护RS-485MD8255A 可编程外围并行接口电路MAX1202CPE RS-232接口电路82C55 CMOS 可编程外围并行接口MAX232CPA RS-232接口电路8257 可编程DMA控制器MAX485CPA RS-485接口电路8259 可编程中段控制器MAX488CPA RS-485接口电路82C59 CMOS 可编程中段控制器MAX706CPA UP监控电路8279 可编程键盘显示器接口电路MAX7219CNA 8位显示驱动器82C79 CMOS 8279 MAX756CPA UP监控电路8282 8位锁存器MAX483 UP监控电路8283 8位锁存器TDA1521 低电平检测宽带放大器8284 时钟发生器和驱动器TDA2003A 单功率放大器5-10W 8286 8位总线收发器TDA2030A 单功率放大器>10W8287 8位总线收发器TDA2822 桑苗双功率放大器8288 总线控制器87C552 8位微控制器82C88 CMOS 总线控制器89C1051PC 1K8位FLASH单片机8748 8位微控制器89C2051PC 2K8位FLASH单片机8749 8位微控制器89C2051PI 2K8位FLASH单片机8751 8位微控制器89C51PC 4K8位FLASH单片机87C51 CMOS 8位控制器89C51PI 4K8位FLASH单片机87C51FA CMOS 8位微控制器89C52PC 2K8位FLASH单片机87C52 87C51加强型89C52PI 2K8位FLASH单片机89C55PC 20Kx8位89C52JC 2K8位FLASH单片机。
可编程逻辑器件实验报告
实验1:四位加减法器设计1。
实验任务：设计带借位、进位的4位二进制减法、加法器。
2。
实验要求:要考虑借位、进位。
在软件环境下，编写源文件并用器件实现。
3。
实验过程：（1）原理分析：多位减加法器的构成有两种方式：并行进位和串行进位方式。
并行进位加法器，串行进位是将全加器进行级联构成的，这种方式电路会比较简单。
本次实验中采用了自底向上（Bottom—Up）的分层次电路设计方法。
实际上，Verilog HDL 语言中的加减运算符为程序设计提供了很大的便利，此次实验又采用它实现了加减法器.（2）Verilog HDL源文件设计：［1]。
利用算术运算符的程序设计:module adderandsubtracter（s,k,cin,cout)；input cin，k;parameter[3：0] aa = 4'b0100;parameter[3：0］bb = 4'b0101;output cout;output[3:0] s;reg cout，s；always＠(k)beginif(k == 1）｛cout,s｝〈= aa+bb+cin；else｛cout，s｝<= aa-bb—cin;endendmodule[2］。
自底向上（Bottom—Up）的分层次电路设计方法的Verilog HDL源文件。
module Adderandsubtracter1 bit （k，A，B，Cin ，Sum，Cout ）；input A，B，Cin,k;output Sum，Cout；parameter[3：0] A = 4'b0100；parameter［3：0] B = 4'b0101;assign Sum=(（（A^k）^B)^Cin）^k；assign Cout=(（A^k)＆B）| (（A^k)＆Cin) | （B＆Cin）；end modulemodule Adderorsubtracter4bit (k，First, Second, Carry_In, Sum_out, Carry_out）；input［0：3] First，Second;input Carry_in；output[0：3] Sum_out;output Carry_out;wire ［0：2］Car；always@（k）beginif（k == 0)Adderandsubtracter1 bitA1 (First［3］，Second[3］，Carry_in,Sum_out[3],Car[2]）;A2 （First[2］，Second[2], Car［2］，Sum_out［3]，Car［1]);A3 (First［3],Second[3]，Car［1］,Sum_out[3]，Car[0]）；A4 (First[3］，Second［3］，Car[0]，Sum_out[3]，Carry_out）；elseAdderandsubtracter1 bitA1 (First［3],Second［3],Carry_in,Sum_out[3],Car［2]);A2 (First[2]，Second［2］，Car[2］,Sum_out［3]，Car[1]）；A3 （First［3］，Second［3]，Car［1]，Sum_out[3]，Car[0])；A4 （First［3］,Second［3], Car[0］，Sum_out［3］，Carry_out);endend module（3）编译源文件：在主界面Process窗口中双击Translate Design，对所编辑的代码进行综合,通过后会出现绿色对号。
74LS274
54/742744位x4位并行二进制乘法器（3S ）简要说明：54/74S274为4位x4位并行二进制乘法器，其主要电特性的典型值如下（具体厂家有可能不是完全一至）：型号t PLH P D 54/74S274 50ns 525mW 该器件可提供8位的乘积。
当三态允许端/EN1,/EN2中的一个为高电平时输出端F0~F7均为高阻态。
引出端符号：A0~A3 乘数输入端 B0~B3 被乘数输入端 /EN1,/EN2 三态允许控制端（低电平有效） F0~F7 乘积输出端外接端口：极限值： 电源电压 …………………………………………. 7V 输入电压 …………………………………………. 5.5V 输出高阻态时电压 …………………………………. 5.5V 工作环境温度54S274 …………………………………. -55~125℃ 74S274 …………………………………. 0~70℃ 存储温度 …………………………………………. -65~150℃推荐工作条件：54S274/74S274最小 额定 最大 单位54 4.5 5 5.5电源电压Vcc 744.75 55.25 V输入高电平电V iH2 V 输入低电平电V Il 0.8 V 54 -2输出高电平电流I OH74-6.5 mA输出低电平电流I OL12 mA动态特性：（TA=25℃）LS261参 数【2】测 试 条 件最大单位54 95 t PLH74 7054 95 t PHL 任一A,B 到任一F74 70 ns54 45 t PZH 74 3054 45 t PZLC L =30pF74 30 ns54 40 t PHZ 74 2554 40 t PLZ/EN1,/EN2到任一FVcc =5V R L =400ΩC L =5pF74 25nst PLH 输出由低到高传输延迟时间t PHL 输出由高到低传输延迟时间 t PZH 输出由高阻态到高允许时间 t PZL 输出由高阻态到低允许时间 t PHZ 输出由高到高阻态禁止时间 t PLZ 输出由低到高阻态禁止时间静态特性（TA 为工作环境温度范围） S274参 数测 试 条 件【1】最小最大 单位V IK 输入嵌位电压 Vcc=最小，I ik =-18mA－1.2 V V OH 输出高电平电压Vcc ＝最小，V IL ＝0.8V,I OH ＝最大2.4 VV OL输出低电平电压Vcc=最小,V IL=0.8V,I OL＝12mA ,V IH=2V0.5 VI I最大输入电压时输入电流Vcc＝最大,V IH=5.5V 1 mA I IH输入高电平电流 Vcc＝最大，V IH=2.7V 25 uA I IL输入低电平电流 Vcc＝最大，V IL＝0.5V -0.25 mA I OS输出短路电流 Vcc＝最大-30 -100 mAI OZH输出高阻态时高电平电流Vcc＝最大，V IH=2V ，V0＝2.4V 50uAI OZL输出高阻态时低电平电流，V IH=2V ，V0＝0.5V -50 uA Icc电源电流 Vcc＝最大 155 uA[1]: 测试条件中的“最小”和“最大”用推荐工作条件中的相应值。
四位二进制乘法器电路的设计
四位二进制乘法器电路的设计一、前言在数字电路设计中，四位二进制乘法器是一个常见的电路设计，它可以将两个四位的二进制数相乘，并输出八位的结果。
本文将详细介绍四位二进制乘法器电路的设计原理和实现方法。
二、四位二进制乘法器电路的原理1. 乘法运算原理在十进制数中，两个数相乘的运算过程是将其中一个数每一位与另一个数相乘，并将每次得到的结果相加。
例如，计算12×13时，先用12分别与3和1相乘，得到36和12，然后将这两个结果相加即可得到156。
在二进制数中也是同样的道理。
例如，计算1010（10）×1101（13）时，先用1010分别与1、0、1、1相乘，得到1010、0000、1010、1010四个结果；然后将这四个结果左移0、4、8、12位（即对应不同位置上的十进制值），再相加即可得到11100110（230）。
2. 四位二进制乘法器电路原理根据以上运算原理，在数字电路中可以设计出四位二进制乘法器电路。
该电路由以下几部分组成：① 两个四位二进制数输入端：分别为被乘数和乘数，每个输入端有四个二进制位。
② 乘法器：该电路的核心部分，用于实现两个四位二进制数的相乘。
具体实现方式为将被乘数的每一位与乘数相乘，并将结果存储在一个8×4的矩阵中。
其中，矩阵的第i行第j列表示被乘数第i位和乘数第j位相乘的结果（i和j均从0开始计数）。
例如，当被乘数为1010、乘数为1101时，该矩阵如下所示：1 0 1 0---------1 | 1 0 1 01 | 0 0 00 | 1 01 | 1其中，第一列表示被乘数的最低位与乘数相乘的结果，第二列表示被乘数次低位与乘数相乘的结果，以此类推。
③ 加法器：用于将矩阵中每一行的结果相加，并输出一个八位二进制结果。
具体实现方式为将矩阵中同一行的四个二进制数字依次左移不同位置后相加，并将得到的八位结果输出。
例如，在上述示例中，对于第一行来说，需要将1010左移0、4、8、12位，分别得到10100000、00000000、00000000和00000000，然后将这四个数相加，得到10100110（166），即为最终结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4位二进制乘法器的设计
一、概述
4位二进制乘法器在实际中的应用相当广泛，是一些计算器的基本组成部分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。
通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。
根据任务书设计电路主要要求是：绘制出电路的原理图，并且诠释每部分的功能；根据设计的电路图分析所需要元器件种类和个数；根据技术指标制定实验方案，验证所设计的电路；进行实验数据处理和分析。
设计任务技术指标；输入数据：被乘数X（0000~1111）；乘数Y（0000~1111）；输入命令：启动信号S1，高有效。
输出数据：乘积C（00000000~11100001）；其乘积可以存贮。
二、方案说明
此方案采用74LS194双向移位寄存器，74LS283加法器和 74LS00、74LS04等门电路。
乘法就是反复进行移位和加法，被乘数放入MD寄存器，乘数放入MQ 寄存器，A寄存器中放结果，乘数的位数放在C寄存器中。
AC寄存器的初值为0。
A寄存器的内容被右移时，最高位移入0，其最低位内容被移入MQ的最高位。
C 寄存器右移时，其最高位移入1。
若MQ寄存器的最低位（用M(0)来表示）为1时，将被乘数与A寄存器中的内容用全加器相加后，将结果放回A寄存器中保存。
若M(0)的值为0，将0与A寄存器的内容相加，将其结果再存入A寄存器。
接着，将A、MQ、C寄存器的内容右移1位。
将此动作反复进行乘数位数那么多遍。
此乘法电路通过同步电路操作，运算与时钟脉冲同步进行。
从以上方案中可知，方案设有信号发生电路，数据输入电路，移位寄存电路，加法电路和运算结束判断电路和启动电路。
各部分功能明确且之间的联系容易理解，所以采用这种方案。
原理框图如图1所示。
图1 4位二进制乘法器电路的原理框图
三、电路设计
1. 信号发生电路
因为A 寄存器起着存储并移位的作用，所以它的时钟信号频率应为主时钟频率的2倍，占空比相同且都大于50%，如图2信号发生电路。
图2 信号发生电路
加法器 E(触发器）
寄存器B(被乘数)
计数器P 检n
寄存器A(累加和)
寄存器Q(乘数)
进位
Q 0 Z 主时钟信号50HZ ，占空比50%
辅助时钟信号100HZ ，占空比50%
U21、U24的clk
U6的clk
U7、U10的clk
S2Key = 1
R6100Ω
R7100Ω
R8100Ω
R9100Ω
R10100Ω
R11100Ω
R12100Ω
R13100Ω
S3Key = 2
S4Key = 3
S5Key = 4
S6Key = 5
S7Key = 6
S8Key = 7
S9Key = 8
5
6
7
8
3
4
2
9V1
5 V
102. 数据输入电路
两个4位二进制数用开关控制其输入高低电平，左边四个为被乘数输入端左高位右低位，右边四个为乘数输入端，左高位右低位，如图4数据输入电路。
图3 数据输入电路
3. 移位寄存电路
因为两个4位二进制数相加结果可能为5位二进制数，所以将两个74LS194芯片连成一个8位双向移位寄存器,被乘数和乘数分别保存在两个74LS194寄存器中，如图4移位寄存电路。
图4 移位寄存电路
U6的4个输入端左高位右高位
U10的4个输入端左高位右高位
被乘数
乘数
主时钟
主时钟
辅助时钟
U15的4个输出端左高右低
U15的4个输入端左高右低
U15的另4个输入端左高右低
启动信号
U15的进位
4. 加法电路
该电路将根据主时钟信号和乘数最低位数字有选择性的把A寄存器中的数据和被乘数或0000相加，相加结果传送到A寄存器的输入端，如图5加法电路。
图5 加法电
5. 运算结束判断电路
用一个移位寄存器初始存储0000，随着主时钟信号右移输入1，当寄存器中四个输出端均为1时，返回给主时钟信号和辅助时钟信号一个低电平，所有时钟控制的芯片停止工作，此时A寄存器中存储乘积的高位，MQ寄存器中存储乘积的低电位，如图6运算结束判断电路。
主时钟
反馈给主时钟的停止信号
图6 运算结束判断电路
6. 启动电路
用电源电阻和一个单刀双掷开关组成的启动电路，开关左掷时至零，右掷时开始计算，如图7启动电路图。
U7至零端U7和U10的S1端
图7 启动电路图
四、性能的测试
按电路图连接好电路，根据闭合或打开S2至S9的开关确定输入的被乘数和乘数，打开仿真电源然后右掷S10，右上两个数码管（左端为高位，右端为地位）稳定后的显示即为乘法的结果，如图8。
函数发生器信号发射如图9。
表4.1列出了一些二进制数相乘的结果，一个结果出来后再计算其它值可先在输入端改正
输入的乘数和被乘数，将开关S10左掷时瞬间清零，然后右掷，即可得出新测试的值。
X E
图9 函数发生器信号发射图
五、结论、性价比
该4位二进制乘法电路实现了任务书中的性能指标，具有启动开关S10（单刀双掷），其乘积可以被存储；S10右掷开始计算，输入和输出以及中间计算的移位过程通过LED数码显示器显示出来，非常直观。
得出结果后若要继续计算其他数值可先改变输入端，再将S10左掷清零，然后S10右掷开始计算，因此具有较好的连续计算能力。
该电路主要用到了移位寄存器和加法器这两钟器件，各元件功能明确联系紧密，对乘法原理的实现简明易了。
所用元器件种类较少性价比比较合适。
六、课设体会及合理化建议
通过设计4位二进制乘法器电路使我更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路，解决生活中的实际问题，将自己所学知识应用到生活和理论研究中，从而进一步对数字电子技术基础的知识有了新的理解。
这次的课设我参阅了一些资料但与此课设相关的资料甚少，只找到了一篇关于二进制数乘法原理的介绍，通过仔细阅读分析深刻了解了乘法运算过程中的移位和相加过程，结合任务书的原理图，我开始逐个的测试、学习和使用74LS194和74LS283，通过半天多的时间掌握了这两个元件为后续电路的设
计扫除了最主要的障碍。
在设计电路的过程中最主要的体会就是将总的设计方案分为若干个小部分，逐个解决然后再拼接成总方案，这样可以减少出错的可能，同时容易及时发现错误并改正错误。
在课设之中我提的建议就是：可以采取团队合作的方式，两三个人共同完成一个课设但要求给出至少两个方案，这样既可以培养同学们的合作精神，又能激发同学们的创作热情，同时能避免个别组员偷懒的可能。
此外在课设第一天可以用一小堂课来初步讲解Multisim的主要功能，例如各种元件在软件中的位置和功能等。
这样可以提高同学们学习使用该软件的效率，把更多的时间用在电路设计上。
最后感谢老师这些天辛勤的教导，使我在本次课设过程之中获得了很多知识，这次课设的顺利完成会激励我更加努力地学习。
参考文献
[1] 谢自美. 电子线路设计·实验·测试.[M]武汉：华中理工大学出版社，2000年
[2] 阎石. 数字电子技术基础. [M]北京：高等教育出版社，2006年
[3] 付家才. 电子实验与实践. [M]北京：高等教育出版社，2004年
附录II 元器件清单。