数电实验实验报告

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

dry

实验一

组合逻辑电路分析

一.试验用集成电路引脚图

74LS00集成电路74LS20集成电路

四2输入与非门双4输入与非门

二.实验内容

1.实验一

X1

2.5 V

A

B

C

D

U1A

74LS00N

U2A

U3A

74LS00N

逻辑指示灯:灯亮表示“1”,灯灭表示“0”

ABCD按逻辑开关,“1”表示高电平,“0”表示低电平

自拟表格并记录:

A B C D Y A B C D Y

0 0 0 0 0 1 0 0 0 0

0 0 0 1 0 1 0 0 1 0

0 0 1 0 0 1 0 1 0 0

0 0 1 1 1 1 0 1 1 1

0 1 0 0 0 1 1 0 0 1

0 1 0 1 0 1 1 0 1 1

0 1 1 0 0 1 1 1 0 1

0 1 1 1 1 1 1 1 1 1

2.实验二

密码锁的开锁条件是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,

开锁信号为“1”,将锁打开。否则,报警信号为“1”,则接通警铃。试分析密码锁的密码ABCD是什么?

A

D

ABCD接逻辑电平开关。

最简表达式为:X1=AB’C’D 密码为:1001

三.实验体会:

1.分析组合逻辑电路时,可以通过逻辑表达式,电路图和真值表之间的相互转换来到达实验所要求的目的。

2.这次试验比较简单,熟悉了一些简单的组合逻辑电路和芯片,和使用仿真软件来设计和构造逻辑电路来求解。

实验二组合逻辑实验(一)半加器和全加器

一.实验目的

1.熟悉用门电路设计组合电路的原理和方法步骤

二.预习内容

1.复习用门电路设计组合逻辑电路的原理和方法步骤。

2.复习二进制数的运算。

3.用“与非门”设计半加器的逻辑图。

4.完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。

5.完成用“异或”门设计的3变量判奇电路的原理图。

三.元件参考

依次为74LS283、74LS00、74LS51、74LS136

其中74LS51:Y=(AB+CD)’,74LS136:Y=A⊕B(OC门)

四.实验内容

1.用与非门组成半加器,用或非门、与或非门、与非门组成全加器(电路自拟)

U1

NOR2

NOR2

U3

NOR2

U4

NOR2

U5

NOR2

S

C

半加器

U1A

74LS136D

U1B

74LS136D

U2C

74LS00D

R1

1kΩ

R2

1kΩ

VCC

5V

U3A

74LS51D

8

1

12

13

9

10

11

J1

Key = A

J2

Key = B

J3

Key = C

Si

2.5 V

Ci

2.5 V

被加数A i0 1 0 1 0 1 0 1

2.用异或门设计3变量判奇电路,要求变量中1的个数为奇数是,输出为1,否则为0.

3.“74LS283”全加器逻辑功能测试

五.实验体会:

1.通过这次实验,掌握了熟悉半加器与全加器的逻辑功能

2.这次实验的逻辑电路图比较复杂,涉及了异或门、与或非门、与非门三种逻辑门,在接线时应注意不要接错。各芯片的电源和接地不能忘记接。

实验三组合逻辑实验(二)数据选择器和

译码器的应用

一.实验目的

熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法

二.预习内容

1.了解所有元器件的逻辑功能和管脚排列

2.复习有关数据选择器和译码器的内容

3.用八选一数据选择器产生逻辑函数L=ABC+ABC’+A’BC+A’B’C和L=A⊕B⊕C

4.用3线—8线译码器和与非门构成一个全加器

三.参考元件

数据选择器74LS151,3—8线译码器74LS138.

四.实验内容

1.数据选择器的使用:

当使能端EN=0时,Y是A2,A1,A0和输入数据D0~D7的与或函数,其表达式为:

Y=(表达式1)

式中m i是A2,A1,A0构成的最小项,显然当D i=1时,其对应的最小项m i在与或表达式中出现。当D i=0时,对应的最小项就不出现。利用这一点,不难实现组合电路。

将数据选择器的地址信号A2,A1,A0作为函数的输入变量,数据输入D0~D7作为控制信号,控制各最小项在输出逻辑函数中是否出现,是能端EN始终保持低电平,这样,八选一数据选择器就成为一个三变量的函数产生器。

①用八选一数据选择器74LS151产生逻辑函数

将上式写成如下形式:L=m1D1+m3D3+m6D6+m7D7

该式符合表达式1的标准形式,显然D1、D3、D6、D7都应该等于1,二式中没有出现的最小项m0、m2、m4、m5,它们的控制信号D0、D2、D4、D5都应该等于0。由此可画出该逻辑函数产生器的逻辑图。

L=ABC+ABC’+A’BC+A’B’C

②用八选一数据选择器74LS151产生逻辑函数

根据上述原理自行设计逻辑图,并验证实际结果。

相关文档
最新文档