02 多核处理器体系结构

26
HIT
■ AMD 皓龙（Opteron） ■ AMD 速龙（Athlon64） ■ AMD 闪龙™（Sempron64） 处理器 ■ AMD 羿龙™（phenom）处理器 ■ AMD 炫龙™ 64（Turion64）
■ 核数：2，3，4，6，8，16
SCST
27
HIT
27
产业界多核处理器竞争激烈
■ CMP可分为同构多核和异构多核
■ 计算内核相同，地位对等的称为同构多核 ■ 计算内核不同，地位不对等的称为异构多核 ■ 异构多核多采用“主处理核+协处理核”的设计
SCST
4
HIT
4
单核技术的瓶颈
■ 多年来，在单线程性能方面已取得重大的进展 ■ 为提高单线程性能，采用了各种微体系结构技术
■ 超标量发射 ■ 乱序发射 ■ 超流水技术 ■ 推测执行
SCST
6
HIT
6
多核技术的优势
SCST
7
HIT
7
多核的并行运行
SCST
8
HIT
在每个核中，线程是并发的
SCST
9
HIT
多核与多处理器的比较
■ 多处理器：两个或两个以上的CPU及主板上 的多个CPU插槽
■ 多核处理器：一颗CPU搭载两个核芯，即1 die 2 cores ，即在一个单晶硅上集成了多 个核芯
Analyst Meet
August 27, 2002
Multicore Programming
Instructor: Zhang Weizhe (张伟哲)
Computer Network and Information Security Technique Research Center , School of Computer Science and Technology, Harbin Institute of Technology
■ Reduced bus traffic
■ Both cores have full access to the entire cache
■ Dynamic Cache sizing
Core1
Core2
Enables Greater System Responsiveness
SCST
32
32
Bus
(Centrino Duo Mobile/Core Due)，桌面（Pentium D/Core Due），工作站（Dual-Core Xen），高性能服务器（DualCore Itanium2） ■ Multi-everywhere 单芯片中处理器核心数目提高到10－100 数量级，Tera-Scale项目要求处理万亿量级浮点运算能力 － －2015 year
Era of Tera-Scale Computing
Quad-Core
Dual Core
Hyper-Threading Single-core, single-thread
TIME
SCST
29
HIT
29
Intel 多核处理器
■ 2005年取消了4GHz主频的P4处理器 ■ 终止了采用主频为处理器命名 ■ 2006，Woodcrest (Xeon 5100) 和Clovertown四核，推出移动
SCST
HIT
Analyst Meet
多核处理器体系结构 August 27, 2002
SCST
HIT
提纲
➢ 多核处理器基本概念
➢ 多核处理器的发展格局
➢ 多核处理器软硬件挑战
SCST
3
HIT
3
多核处理器概念
■ 片上多处理器（CMP，Chip Multiprocessor）基于单个半导体芯片上拥有两个或多个一样功能、 完整的处理核心，多核心通常共享2或3级cache。 核的设计简单、功耗低。
■ 缓存数据的一致性不需要通过北桥芯片，直 接在处理器内部就可以完成
SCST
24
HIT
24
AMD双核
SCST
25
HIT
25
SCST
26
AMD四核酷龙
■ Large shared L3 cache shares data between cores efficiently while helping reduce latency to main memory
Hammond L，Nayfeh B A，Olukotum K. A Single-Chip Multiprocessor. IEEE Computer，1997，30(9):79-85
■ 2006年Yale Patt教授在IEEE建立60周年纪念演 讲中多核心发展已经不再是何时发生、如何进行的 问题，它已经是目前的趋势和已经发生的事实
将4颗处理核心集成到一个硅片上的x86 CPU。
SCST
23
HIT
23
AMD双核的核心技术
■ Toledo & Manchester
■ 两个Venice核心整合，各自有独立的512KB 或1MB二级缓存，共享Hyper Transport
■ 采用了SRQ(System Request Queue，系统请 求队列)技术，每一个核心都将其请求放在 SRQ中，当获得资源之后请求将会被送往相 应的执行核心
✓ High Performance Computing
✓ Digital Photography ✓ Digital Music ✓ Video Editing ✓ Internet Content Creation ✓ 3D & 2D Modeling ✓ CAD Tools
Floating Point Performance Enhancement
line
■ Both cores share the L2 cache
■ 2MB 8-way set associative; 64byte line size
■ 10 clock cycles latency; Write Back update policy
SCST
31
31
FP Unit EXE Core
SCST
10
HIT
10
多核与多处理器的比较
两个处理器 • 两个分开的芯片通过外在系统总
线连接 • 需要外在软件支持 • 更多的热量消耗
双核
■ 两个核在一个芯片内直接连接 ■ 多线程和多进程自动并行处理 ■ 热量消耗增加的很少 ■ 封装成本降低
11
SCST
11
HIT
多核与超线程的比较
■ 超线程：Hyper-Threading Technology ■ HT是Intel对SMT的实现，在最近的P4和
16
超线程与多核的比较（续）
SCST
ቤተ መጻሕፍቲ ባይዱ
17
HIT
17
超线程与多核的比较（续）
SCST
18
HIT
18
提纲
➢ 多核处理器基本概念
➢ 多核处理器的发展格局
➢ 多核处理器软硬件挑战
SCST
19
HIT
19
多核溯源
■ 1997，IEEE计算机分会组织学术界讨论10亿晶体 管级别微处理器结构，多核心处理器(CMP)就被认 为是未来最有扩展潜力的方案
2 MB L2 Cache
HIT
Intel双核的核心技术（续）
Streaming SIMD Extensions (SSE) Decoder Throughput Improvement
New Enhanced Streaming SIMD Extensions 3 (SSE3)
SSE/SSE2 Instruction Optimization
■ Yale Pat. Computer Architecture Research and Future Mucroprocessor:Where Do We Go From Where? ISCA’06
SCST
20
HIT
20
产业界多核处理器竞争激烈
■ AMD公司的多核心处理器 ■ Intel公司的多核心处理器 ■ IBM公司的多核心处理器 ■ SUN/HP公司的多核心处理器
SCST
36
HIT
36
产业界多核处理器竞争激烈
■ AMD公司的多核心处理器 ■ Intel公司的多核心处理器 ■ IBM公司的多核心处理器 ■ SUN/HP公司的多核心处理器
SCST
37
HIT
37
IBM公司的多核产品
■ 2001，双核RISC处理器Power4 ■ 2006，Cell处理器
SCST
Xeon处理器中有2个硬件线程 ■ 逻辑的、虚拟的双处理器 ■ 同时执行2个线程 ■ 性能提升
SCST
12
HIT
12
超线程与多核的比较（续）
SCST
13
HIT
13
超线程与多核的比较（续）
SCST
14
HIT
14
超线程与多核的比较（续）
SCST
15
HIT
15
超线程与多核的比较（续）
SCST
16
HIT
■ The L1 cache of AMD Opteron processors can handle double the number of loads per cycle as SecondGeneration AMD Opteron processors to help keep CPU cores busy
FP Unit EXE Core
L1 Cache
L1 Cache