异或门集成电路设计

院

课程设计

异或门的设计

学生姓名：

学院：电气信息学院

专业班级：

专业课程：集成电路设计基础指导教师：

年月日

目录

1 概述 (1)

2 设计异或门目的、意义 (1)

3 异或门的主要功能 (1)

4 Tanner Tools 介绍 (2)

5 系统方案设计 (3)

6异或门电路图和版图设计及仿真 (4)

6.1异或门CMOS电路图设计仿真 (4)

6.2 异或门CMOS版图设计及仿真 (6)

6.2.1 异或门CMOS版图设计 (6)

6.2.2 异或门CMOS版图仿真 (9)

6.3 LVS对比异或门 (10)

7 调试结果与分析 (12)

8 课程设计体会 (12)

参考文献 (14)

1概述

集成电路，英文为Integrated Circuit，缩写为IC；顾名思义，就是把一定数量的常用电子元件，如电阻、电容、晶体管等，以及这些元件之间的连线制作在半导体衬底上，封装在一个管壳内，成为具有所需电路功能的微型结构。其引出端就是该集成电路的输入、输出、电源和接地线等。

集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。因此，集成电路的应用十分广泛，已经渗透到工业、农业、国防等各个方面，大到天上的飞机，小到手中的手表，都有集成电路的身影。

2设计异或门目的、意义

异或门（英语：Exclusive-OR gate，简称XOR gate，又称EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。

异或门的应用范围广，在实际应用中可以用来实现奇偶发生器或模2加法器，还可以用作加法器、异或密码、异或校检、异或门倍频器、可控反相器等等。虽然异或不是开关代数的基本运算之一，但是在实际运用中我们依然会相当普遍地使用到分立的异或门。因此，我们为了熟练了解、掌握异或门这一基本逻辑电路，对异或门电路进行了这次课程设计。

3异或门的主要功能

异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于二输入异或门来说，若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。亦即，如果两个输入不同，则异或门输出高电平。异或门的逻辑表达式：

4 Tanner Tools 介绍

本次设计使用到的工具是Tanner Tools13。Tanner Tools集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit 与LVS，从电路设计、分析模拟到电路布局一应俱全。而其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。各个组件的主要功能整理如表1所示。

表1 各个组件的主要功能

L-Edit是Tanner Research软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit丰富完善的功能为IC设计者和生产商提供了快速、易用、精确的设计平台。

Tanner Tools的设计流程大概是这样的：将要设计的电路先以S一Edit画出电路图，再将该电路图输出成SPICE文件。接着利用T一Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，则返回S-Edit检查电路图，如果T一Spice 模拟结果无误，则以L一Edit进行布局图设计。用L-Edit进行布局图设计时要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，利用T一Spice模拟，若有

错误，再回到L一Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L一Edit或S一Edit的图。直到验证无误后，将L一Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作半导体过程中需要的的光罩。设计流程框图如图1所示。

图1 Tanner Tools的设计流程

5系统方案设计

异或门可由两个反相器加上一个传输门组成，但本次设计为了增加难度，先设计一个同或门，再添加器件变成异或门。操作方法是先用两个反相器和一个传输门设计一个同或门，然后再在此同或门的输出端口加上一个反相器，由此变成异或门。设计使用4个NMOS管和4个POMS管。其电路图如图2所示。

图2 异或门电路图

6异或门电路图和版图设计及仿真

6.1异或门CMOS电路图设计仿真

异或门CMOS电路图设计使用工具Tanner Tools中的S-Edit组件，组件自带元件库，型号比较全面。设计所使用到的PMOS管和NMOS管都是从其元件库中调取的，PMOS管设置参数分别如图3所示。

图3PMOS管参数

NMOS管设置参数分别如图4所示。

图4 NMOS管参数

通过调取元件库里的4个PMOS管和4个NMOS管，按照本次设计的异或门设计方案将管子位置合理安排好，用导线将各个元器件管脚相连，并加上电源和A、B 输入端的波形发生器，最后把输入和输出的节点用PrintVoltage分别标出，以便

仿真时候显示各个端口的波形。画出的电路图如图5所示。

图5 异或门CMOS电路图

电路原理图设计完成后需要对电路图进行电路仿真，以便检测电路是否有

逻辑错误。电路仿真是检查电路设计是否成功的首要依据，同时，也能够更好、

更快、更简便地发现电路设计中可能存在的问题。仿真之前先要对仿真器进行设

置。点击工具栏的setup simulation，先选择general选项，在library file一

栏输入库文件的路径，路径用半角符号单引号括住，并且在后面加上字母tt。然