光电子材料信息材料

2.2.2 粒子数正常分布和粒子数反
转(三)
通常处于低能级的电子数较处于高能级的 电子数要多，粒子数正常分布。
玻耳兹曼统计分布：
若 E2 > E 1，则两能
级上的原子数目之比
2020/5/11
N2
E2 E1
e kT
1
N1
12
数量级估计：
T ～103 K；
N2
E2 E1
e kT
1
N1
kT～1.38×10-20 J ～ 0.086 eV;
通过硅和二氧化硅键合(Bond)技术，两个圆片能够紧密键 合在一起，并且在中间形成二氧化硅层充当绝缘层。这个过程 分三步来完成。第一步是在室温的环境下使一热氧化圆片在另 一非氧化圆片上键合；第二步是经过退火增强两个圆片的键合 力度；第三步是通过研磨、抛光及腐蚀来减薄其中一个圆片直 到所要求的厚度。
2.3.2 栅结构材料
Cu优点：
（1）铜的电阻率为1.7μΩ/cm， 铝的电阻率为3.1μΩ/cm； （2）铜连线的寄生电容比铝连线小； （3）铜连线的电阻小，铜连线IC功耗比铝连线IC功耗低； （4）铜的耐电迁移性能远比铝好，有利于IC可靠性的提高； （5）铜连线IC制造成本低。比铝连线IC工艺减少了约20%～ 30%的工序，特别是省略了腐蚀铝等难度较大的瓶颈工序； （6）铜连线有更小的时钟和信号畸变，改善了片上功率分配。
包括栅绝缘介质和栅电极材料。
栅绝缘介质： 缺陷少、漏电流小、抗击穿强度高、稳定性
好、与Si有良好的界面特性、界面态密度低。
二氧化硅 氮氧化硅 高k材料
可有效防止硼离子扩散、高介电常数、 低漏电流密度、高抗老化击穿特性
增加介质层物理厚度、减小隧穿电流 如：Ta2O5、TiO2、（Sr，Ba）TiO3等
铜连线的布线层数目比铝连a线少。 因此Cu是一种比较理想的互连材料。
问题
• Cu污染问题 • 形成铜硅化物 • 布线问题
解决办法
双镶嵌技术
低k介质层间绝缘材料
低k介质指介电常数较低的材料，多层互连中用它来取代传统的SiO2作为层间 绝缘。它可在不降低布线密度的条件下，有效地减小互连电容值，使芯片工作速 度加快、功耗降低。
目前最有前途和有可能应用的低 k介质是： ① 新型的掺碳氧化物，它可提高芯片内信号传输速度并降低功耗，该氧化物通过 简单的双层堆叠来设置，易于制作； ②多孔Si低k 绝缘介质； ③ 黑金刚石，一种无机和有机的混合物； ④ 超薄氟化氮化物，它加上由有机层构成的隔离薄膜，使得铜扩散减少一个数量 级或更多，从而增强多层互连芯片工作的可靠性。
2.3.4 钝化层材料
钝化是在不影响集成电路性能的情况下，在芯片表面覆 盖一层绝缘介质薄膜，减少外界环境对集成电路的影响， 使集成电路可以长期安全有效地工作。
双极型集成电路 SiO2材料 MOS集成电路
• PSG（磷硅玻璃）/SiO2双层结构 优：阻挡Na＋污染， 缺：腐蚀金属引线 • Si3N4材料 优：解决污染和水气问题， 缺：应力大 • SiOxNy复合材料 优：致密性好，应力小
（二）2.2.8 集成电路发展面临的问题
1、基本限制 如热力学限制。由于热扰动的影响，对数字逻辑系统，开关能量至少应满足 ES >
4kT = 1.65×10 -20 J 。当沟道长度为 0.1 m 时，开关能量约为 5×10 -18 J。在亚微米范
围，从热力学的角度暂时不会遇到麻烦。 又如加工尺度限制，显然原子尺寸是最小可 加工单位，但现在的最小加工单位远远大于这个数值。
互连材料包括金属导电材料和相配套的绝缘介质材料。传 统的导电材料用铝和铝合金，绝缘材料用二氧化硅。
然而，目前多层互连技术已成为VLSI和甚大规模集成电路 （ULSI）制备工艺的重要组成部分。当前0.18μm高性能 ULSI（例如CPU）已具有多达7 层的铜互连线。因此，寻 求较低电阻率的金属互连线材料和较低介电常数的绝缘材 料已成为深亚微米和纳米器件的一大研究方向。
绝缘层上硅SOI制备技术
• 注氧隔离技术（Separation by Implanted Oxygen，SIMOX）
此技术在普通圆片的层间注入氧离子经超过1300℃高温退 火后形成隔离层。该方法有两个关键步骤：高温离子注入和后 续超高温退火。
• 键合再减薄的BESOI技术 （Bond and Etch back）
2、器件与工艺限制 3、材料限制 硅材料较低的迁移率将是影响 IC 发展的一个重要障碍。
4、其他限制 包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合 限制等。
2.3.1 衬底材料
锗（Ge）是最早用于集成电路的衬底材料。
Ge的优点： 载流子迁移率比硅高； 在相同条件下，具有较高的工作频率、较低的饱和
栅电极材料： 串联电阻小，寄生效应小。
Al 多晶硅
不能满足高温处理的要求 电阻率高
Polycide/Salicide 多晶硅/金属硅化物（TiSi2、WSi2）
2.3.3 互连材料
用平面工艺制作的单个器件必须用导线相互连接起 来，称为互连。
工艺（减法工艺）：首先去除接触孔处的SiO2层以暴露硅， 然后用PVD（物理气相沉积）在表面沉积一层金属实现互 连。
硅材料发展趋势：
➢ 晶片直径越来越大 ➢ 缺陷密度越来越小 ➢ 表面平整度越来越好
绝缘层上硅SOI（silicon on insulator, SOI）是一种
新型的硅芯片材料。
SOI结构：
绝缘层/硅 硅/绝缘层/硅
优点： ✓ 减少了寄生电容，提高了运行速度（提高20～35％） ✓ 具有更低的功耗（降低35～70％） ✓ 消除了闩锁效应 ✓ 抑制了衬底的脉冲电流干扰 ✓ 与现有硅工艺兼容，减少了13～20％工序
压降、较高的开关速度和较好的低温性能。
Ge的缺点：
Ge禁带宽度0.72eV
最高工作温度只有85℃，Ge器件热稳Si禁定带性宽不度如1硅.1；eV
Ge无法形成优质的氧化膜；
Ge中施主杂质的扩散远比受主杂质快，工艺制作自
由度源自文库。
硅（Si）是今后相当长时间内集成电路的衬底材料。
硅的优点：
Si器件的最高工作温度可达200 ℃ ； 高温下可氧化生成二氧化硅薄膜； 受主和施主杂质扩散系数几乎相同； Si在地壳中的储量非常丰富，Si原料是半导体原料中 最便宜的。