时序逻辑电路设计

第二步： 状态简化（合并） 在完全描述状态转移表中，两个状态如果“等价”，则这两 个状态可以合并为一个状态。两个状态等价的条件是： (1) 在所有输入条件下，两个状态对应输出完全相同；
(2) 在所有输入条件下，两个状态转移效果完全相同。 对转移效果的理解：
(1) 在所有输入条件下，两个状态的次态完全相同。 (2) 在有些输入条件下次态不相同，例如：S1→S3，S2 →S4， 则要继续比较S3 和S4 两个状态，若等价，则S1 和S2 的状态转移效 果相同；否则不同。称[S3，S4]是S1和S2的等价隐含条件。 (3) 在有些输入条件下， S1和S2状态对与S3和S4状态对互为隐 含条件，则S1和S2等价， S3和S4也等价。
0 1
状态转移方程：
wenku.baidu.com
n 1 Q2
n Q1 n
Z
0 0
Q1
n 1
Q3
图6-3-8 例6-6次态及输出函数卡诺图
第四步：检验自启动特性 将偏离态010和101代入状 态转移方程，作出状态转移图。
101
000 001
101
100 011 010 110 111
显然，计数器不具有自启 动特性。究其原因是在求解状 态转移方程时，将偏离态作为 任意态处理，没有确定的转移 方向。 解决的办法是将某一个偏 离态转移到一个确定的有效状 态（如011），再次求解状态
×
A
×
B
×
C
×
D
×
E
×
F
×
G
(a)
④反复判断隐含条件的状态对是否满足等价条件，直至将 所有不等价的状态对都排除为止。 最终得到的等价状态对为：(AC)、 (AE)、 (AG)、 (BF)、 (CE)、 (CG)、 (EG) 。
表6-3-3 例6-5隐含表
AC B BD AE CE C BF DF D E ×
根据简化状态表及状态分配情况，得出状态转移表：
表6-3-4 例6-5简化状态表
N(t) S(t) Z(t) S(t)
表6-3-5 例6-5状态转移表
N(t) Z(t)
X=1
n1 Q1
X=0 a
b d h
X=1 b
d h h
X=0 0
0 0 0
X=1 0
0 0 1
n Q2 n Q1
X=0
n1 Q2
中，是某一等价类或某等价类的部分，称为等价类集具有“闭” 的性质。 ③具有 “闭”和“覆盖”的等价类集中所包含等价类的种 类数最少。 满足上述３个条件的等价类集称为具有“最小闭覆盖”的 等价类集。在本例中，由(ACEG)、(BF)、D、H组成具有最小
闭覆盖性质的等价类集。
(4) 将等价类集中的各等价类中的状态合并，最后得到原始 状态表的简化状态表。
001(E)、101(F)、 011(G)、111(H)；每次输入的二进制数码X只 有两种情况，0或1；输出信号也只有两种可能，即0或1。
假设电路已记忆前3位输入为010 (C) ，若X＝0，则电路的
次态为001(E) ；若X＝1，则电路的次态为101(F)，输出都为0， 其余类推。
表6-3-1 例6-5原始状态表
A
0/0 1/0 0/0 1/0
0/0
X/Z
S(t)
N(t) X=0 A C E X=1 B D F 0 0 0
Z(t) X=0 X=1 0 0 0
B
A
1/0
B D C
1/0
C
0/0 1/0 0/0 1/0
0/0 0/0
D
E
1/1
G
A C E G
H
B D F H
0
0 0 0 0
0
0 0 0 1
E
F
0/0
令(ACEG)合并为状态a，(BF)合并为状态b，(D)改写为d，
(H)改写为h，则可得到简化的状态转移图和状态转移表。
表6-3-4 例6-5简化状态表
0/0 N(t) S(t) Z(t) X/Z 1/0 0/0
X=0
a a
X=1
b
X=0
0
X=1
0
a
0/0
0/0 1/1
b
1/0
h
1/0
b
d h
a
a a
0 1 1 1
0
1 1 1 0
1
1 1 0 0
0
1 1 1 0
1
1 1 0 0
n n Q3 Q2
1
1 0 0 0
0
0 0 0 1
0 1
Q3 Q2
Q1
n
1 01
1 11 0
Q2
n1
n
n
00 1 1
0 1
Q3 Q2
n n
输出方程： Z
1 01
0 11 0
Q1
Q3
n 1
Q2
n
Q1
n
00 0 0
a
a a a
n1 n1 Q1 Q2
X=0 0 0 0 0
X=1 0 0 0 1
0 0 1 1
0 1 1 0
0 0 0 0
0 0 0 0
0 1 1 1
1 1 0 0
第四步：选择触发器类型，确定触发器的输入方程和电路的 输出方程。 方法：由状态转移表，通过卡诺图求状态转移方程和输出方 程，求解触发器的输入（驱动）方程。
用作图法可以寻找最大等价类。
图中若干个顶点之间两两都有连线 的最大多边形的顶点构成一个最大
G H
● ●
A
● ●
B
●
C
等价类。
F
● ●
●
D
E
图6-3-3 作图法求最大等价类
(3) 选择最大等价类组成等价类集 等价类集应满足的３个条件： ①等价类集中包括了原始状态表中所有状态，称为“覆
盖”。 ②等价类集中任一等价类的隐含条件都包含在该等价类集
第五步：画逻辑图。
&
1
Z
Q1
X
●
& 1J C1 1
&
& 1J C1 2
Q2
1K
Q1
1
1K
Q2
CP
图6-3-6 例6-5逻辑电路
6.3.2 采用小规模集成器件设计同步计数器
例6-6 解 设计模６同步计数器。
第一步：建立原始状态图
/0 /0
模６计数器要求有６个记
忆状态，且逢六进一，由此可 作出原始状态转移图。由于必
可能安排为相邻代码。
(2) 当两个以上状态属于同一状态的次态时，它们的代码尽
可能安排为相邻代码。
(3) 为了使输出电路结构简单，尽可能使输出相同的状态代 码相邻。 通常以原则(1)为主，统筹兼顾。
根据上述原则，本例的状态分配情况为：
a 00 , b 01 , d 11 , h 10
下的输出都相同，但在有些输入条
件下的次态不同，则将这些不相同 的次态对填入到方格中，表示这些 次状态对都是这两个状态等价的隐 含条件。
CE DF CG DH CA DB
AC F BD √ AE CE G BF DF H
EG FH EA FB EC FD
√
GA HB GC HD GE HF
AC BD AE CE BF DF
(1) 寻找全部等价状态对 首先构成直角形网络形式的隐含表，每一方格代表一个状 态对。 ①若两个状态的输出不相同，则不等价，在相应的方格中 填×号。 ②若两个状态满足等价的两个
表6-3-3 例6-5隐含表
AC B BD AE C BF AG D BH E
√
条件，则在相应的方格中填√号。
③若两个状态在任何输入条件
(a)
010
(b)
图6-3-9 例6-6原始状态图
Q3 Q2 Q1
n 1 n 1 n 1
Q2 Q1
n n n n n
转移方程。
Q3 Q2 Q1
第五步：选择触发器类型并画逻辑电路图 采用D触发器：
D3 Q2 D2 Q1
n n n n
D1 Q3 Q2 Q1
n
&
&
1D 1 C1 R
n n n n n n n n
n
n
n
n
n
n
n
n
n
n1
J XQ n , K X 1 2 2 则有： n n J 1 X Q2 , K 1 X Q2
若采用Ｄ触发器，则对照D触发器特征方程：Q n1 D 可直接得出驱动方程：
D XQ n XQ n X Q n Q n 2 1 2 1 2 n D1 X Q2
最佳？
电路结构图
图6-3-1 时序电路设计过程
例6-5
设计用来检测二进制输入序列的检测电路，当输入
序列中连续输入4位数码均为1时，电路输出1。 解 第一步：建立原始状态图和状态表 分析：根据题意，该检测电路必须“记忆”３位连续输入
序列，一共有８种情况，即000(A)、100(B)、010(C)、110(D)、
n n
若采用J-K触发器，则将状态转移方程变换成类似J-K触发 器特征方程的形式，即： Q n1 J Q n K Q n
Q2 Q1
n1
XQ1 XQ2 XQ1 (Q2 Q2 ) XQ2 XQ1 Q2 XQ2 X Q2 X Q2 (Q1 Q1 ) X Q2 Q1 X Q2 Q1
× × B
× C
A
B
C
D
E
F
G
(b)
(c)
(2) 寻找最大等价类 等价类是多个等价状态组的集合，在等价集合中任意两个 状态都是等价的。如果一个等价类不包含在别的等价类中，则
称为最大等价类。
在上述７组等价对中，A、C、E、G４状态两两等价，所 以组成等价类(ACEG)，(BF)也是等价类。两个等价类都不包含 在别的等价类中，所以是最大等价类。
Q2 Q1
n n
X 0 1
00 0 0
01 0 1
11 0 1
n1
10 0 1
Q2 Q1
n
n
X 0 1
00 0 1
01 0 1
11 0 0
n1
10 0 0
Q2 Q1
n
n
X 0 1
00 0 0
01 0 0
11 0 0
10 0 1
Q2
Q1
Z
图6-3-5 例6-5次态卡诺图和输出卡诺图
Q n1 XQ n XQ n 1 2 2 状态转移方程： n n Q1 1 X Q2 输出方程：Z XQ2 Q1
G 1/0
H
F G H
图6-3-2 例6-5原始状态图
在所有的输入条件下，都有确
定的状态转移和输出，这种状态转 移表称为完全描述状态转移表，否 则称为非完全描述状态转移表。
表6-3-2 非完全描述状态表
S(t) A B C N(t) X=0 X=1 A B C × B A Z(t) X=0 X=1 0 × 0 0 1 0
6.3 时序逻辑电路设计
6.3.1 同步时序逻辑电路设计的一般步骤
6.3.2
6.3.3 6.3.4
采用小规模集成器件设计同步计数器
采用小规模集成器件设计异步计数器 采用中规模集成器件实现任意模值 计数（分频）器
6.3.1
同步时序逻辑电路设计的一般步骤
设计要求
建立原始状态图或状态表
状态简化 状态分配 存储器选择 存储器控制及电路输出 否 是
d
h h
0
0 0
0
0 1
d
图6-3-3 例6-5简化状态图
第三步：状态分配 状态分配：是指将简化后的状态表中各个状态赋予二进制 代码，又称为状态编码。
M 需要分配的状态数M与代码位数n间关系为：n≥ log 2
编码方案的选择，应遵循以下原则： (1) 当两个以上状态具有相同的下一状态时，它们的代码尽
解
模10计数分频要求在输入10个脉冲后返回到0000，且
输出一个脉冲。４位二进制同步计数器共有16个状态，因此需 要在计数器的基础上增加判别和清零信号产生电路。当电路状 态为1010时，产生清零信号，使得计数器清零，回到0000状态。
１．利用清除端复位法 当中规模N进制计数器从S0状态开始计数时，计数脉冲输入 M个脉冲后， N进制计数器处于SM状态。如果利用SM状态产生 一个清除信号，加到清除端，使计数器返回到S0状态，这样就
跳跃了(N－M)个状态，从而实现模值为M的计数分频。
例6-9 利用４位二进制同步计数器实现模10计数分频。
S0 /1 S1 S2 /0 /0
须要有６个记忆状态，所以不
需要再化简。
S5
S4
/0
S3
图6-3-7 例6-6原始状态图
第二步：状态分配 由于状态数为6，因此取状态代码位数为3。令：S0＝000， S1＝001， S2＝011， S3＝111， S4＝110， S5＝100。
第三步：求状态转移方程
表6-3-6 例6-6状态转移表 S(t)
Q3
n
Q3 Q2
Q1
n
n
n
00 0 0
01
11 1
10 0 0 10 0 1 10 0 1 10 1
n1
n 1
N(t)
Q1 Q3
n
n 1
0
Q2
n
Q2
n 1
Q1
n 1
Z(t) 0
1
Q3 Q2
Q1
n
1 01
1 11 0
Q3
0
0
0
0
0
1
n
n
00 0 1
0
Q1
1D 2 C1 R
Q2
Q2
1D 3 C1 R
Q3
&
1
Z
RD CP
图6-3-10 例6-6逻辑电路图
6.3.4 采用中规模集成器件实现任意模值计数(分频)器
应用N进制中规模集成器件实现任意模值M(M<N)计数分频 器时，主要是从N进制计数器的状态转移表中跳跃(N－M)个状
态，从而得到M个状态转移的M计数分频器。
√
B
× × × ×
√
AE C BF × × × × × D E ×
√
×
× EA FB ×
√
AC F BD AE G BF
H ×
CA EA DB FB EC √ FD CE √ DF × ×
× × × × D × AE BF × E × × F × G
AC BD AE CE BF DF
× × ×
F
×
AE G BF H × A