集成电路计算机辅助设计课程设计

集成电路计算机辅助设计课程设计

四位加法器电路设计及版图实现

专业：电子科学与技术

班级：

学号：

姓名：王康

指导教师：邱彦章

日期：2012年6月下旬

前言

微电子技术、电子技术和计算机技术在相互渗透、相互支撑和相

20实际的历

IC产业实

IC设计又取决于优

甚至上亿只晶体管。从上世纪80年代开始，IC制造的特征尺寸由3um 缩小至0.09um，大约每五年缩小一倍。

随着特征尺寸的减小，IC的速度、功耗、性能等各种性能都得到了很大的提高，价格却迅速下降。社会的需求不断推动集成电路产业的发展，在IC设计方面，从晶体管的集成发展，进而发展到IP核的集成，在单个芯片上实现整个系统的功能，即IC设计已发展到片上系统SOC阶段。SOC中可以包括数字IC模拟IC射频IC和传感器，能实现非常复杂的系统功能。

目录

................... (6)

6

..................... .. (8)

....... . (9)

12

） (13)

(15)

(16)

第六部分心得体会........................................... (18)

附：

鸣谢 (19)

参考文献 (20)

第一部分题目要求

题目四位加法器电路设计及版图实现

它把成千

，电容CPA甚至电感

可以说没有版图

而且也会极大

实际、单元库、IP库的建立，

集成电路版图设计密切相关。

题目要求

设计一个四位连波进位加法器单元电路。完成电路原理图的设计，仿真，以及版图设计。要求尽可能满足下列要求。

（4）利用L-EDIT

CMOS工艺规则或L-EDIT

做小。

关键词

集成电路版图NMOS PMOS

四位加法器

第二部分电路设计

第一节集成电路版图设计原理

受到IC制造工艺极限条件和具体工艺要求的限制，IC版图设计在移交制造厂家之前，必须进行一系列的版图验证。版图验证主要包括以下几个步骤：

（1）DRC，对IC版图做几何空间检查，以确保线路能被特定加工工艺实现；（2）ERC，检查电源与地的短路，器件、节点悬空以及节点间的短路等错误。（3）LVS，将版图与电路原理图作对比，以检查电路的连接。（4）LPE，从版图数据库提取电气参数，并用spice网表表示电路。

验证流程，首先是几何规则DRC验证，再是电气规则ERC验证，最后是版图和电路图一致性验证LVS。

第二节集成电路中的元件

（一）MOS晶体管

MOS晶体管是集成电路中的最近本的有源元件，在CMOS工艺中，又PMOS和NMOS两种，可用作跨到原件，开关，有源电阻，mos电容等。而在物理版图中，只要一条多晶硅跨国有冤屈就形成一个MOS晶体管，将其DGSB四段用一线引出即可与电路中的其他元件连接。

如图NMOS

PMOS

（二）集成电阻和集成电容

MOS集成电路是以MOS晶体管为主要元件构成的电路，以及这些晶体管连接起来的连线，此外，集成电阻电容以及计生三极管二极管等也是MOS集成电路中的重要元件。电阻式最基本的无源元件之一，是输入输出静态保护电路，是模拟电路必不可少的原件。在版图中，涉及到最多的电阻就是多晶硅电阻。多晶硅电阻在场区上，加二外的高祖blocking层，时期方块电阻变大，可制作阻值很大的电阻。其次涉及最多的就是电容MOS电容，它的结构和MOS晶体管一样，是一个感应沟道电容，当栅上加电压形成沟道时电容存在。一极是栅，另一极是沟道，沟道这一极由S(D)端引出。电容的大小取决于面积

氧化层的厚度及介电常数。同时它也是非线性电容，适用于电源滤波。（三）衬底双极晶体管和二极管

衬底双极晶体管是电路中的有源元件之一，对于N阱CMOS工艺，就可实现PNP BJT。它还可用于电压基准点路。其又3大特点，集电极电压受到限制，须接地；汲取宽度没有很好控制，电流增益差别大；结构上的两个主要参数是汲取宽度和BE结面积。

二极管也是有源元件之一，对于N阱CMOS工艺，有PSD/NWELL和NSD/P-epi两种diode，主要用于ESD保护电路。他和BJT一样有三大特点：存在几声PNP BJT问题，电流容易漏到衬底，BJT的beta范围可从0.1到10；有较大的串联电阻；结构上的主要参数就是结面积。

第三节集成电路的制作流程

Tanner tool 的设计集成电路流程.

Tanner tools pro 是一套集成电路设计软件，包括s-edit,t-spice,w-edit,l-edit与LVS，个软件的主要功能整理如下。

将要设计的电路先以s-edit编辑出电路图，再将该电路图输出成spice文件。接着利用t-spice将该电路模拟并输出成spice文件，如果模拟结果有误，再回s-edit检查电路图，如果无误，则以l-edit进行布局图设计。用l-edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误。验证过的布局图，转化为spice文件，再利用t-spice模拟，若有错误，再回到l-edit修改布局图，最后利用LVS将电路图输出的spice文件与布局图转化的spice文件对比，弱对比结果不相同，则返回修改l-edit 或者s-edit的图。直到验证无误，将l-edit设计好的布局图输出成GDSll 文件类型，交由工厂去制作半导体制作过程中的光罩。

第四节S-seit编辑四位连波进位加法器

四位加法器输入端与输出端，

四位加法器关系式：{Cout，S}=A+B。

先编辑一个一位全加器电路图和其符号图。如下

一位全加器电路

一位全加器符号

然后在做四位加法器的时候调用一位全加器电路进行级联做成四位加法器电路图，并编辑出其符号图。如下电路图

如下符号图