【高速中频采样和数字下变频的研究】第九章 数字下变频的设计

第九章数字下变频的设计
数字下变频又称数字I、Q复解调。

它广泛应用于雷达、声纳和无线电接收机中。

数字下变
频的原理已经在第一章和第八章得到阐述。

在本章中先介绍主要的数字下变频芯片，然后介绍
数字I、Q复解调板的设计。

第一节主要的数字下变频芯片
对于不同的厂商，数字下变频（digital down converter）芯片有时又被称为数字解调器（digital tuner）或数字接收信号处理器(digital receive signal processor) 。

目前世界上生产数字下变频芯片
的厂家主要有GrayChip、Harris Semiconductor、Analog Device、National Semiconductor等，其
中GrayChip公司虽然是一个小公司，但它却是一个专门生产数字下变频ASIC芯片的专业公司。

其生产的品种多、功能全、是选择数字下变频芯片的首选公司。

Harris公司生产数字下变频芯
片的历史也较长。

由于其具备产生高速A/D变换器的功能，所以其数字下变频芯片和ADC芯
片配合良好，可以配套使用。

由于软件无线电技术的发展和市场对数字接收机的大量需求，近
几年来，半导体芯片的头号厂商Analog Device和National Semiconductor也涉足数字下变频芯
片市场，并且发展势头非常迅猛。

特别是生产ADC芯片的龙头老大Analog Device公司，凭借
其雄厚的模拟和数字电路芯片的设计和生产技术，开发了先进的数字接收器芯片AD6620和
AD6624。

与此同时，Analog Device公司还将其新一代中频A/D转换器芯片和DSP芯片与其数
字下变频芯片相结合，提出了多套完整的数字接收机的完整解决方案。

表9-1-1是市场上常用的
数字下变频芯片。

表9-1-1 常用的数字下变频芯片的对照表
名称AD6620 HSP50214 CLC5902 GC1012A
生产厂家ADI Harris NS Graychip 输入数据宽度16bit 16bit 16bit 12bit
输入数据速率65MHz 52MHz 52MHz 80MHz
NCO精度0.02Hz 0.02Hz 0.02Hz 0.1Hz
CIC5 CIC4 无
CIC滤波器CIC2
CIC5
固定系数FIR
系数FIR RAM系数FIR1，
FIR滤波器 RAM
系数FIR RAM
FIR2
随着软件无线电的发展，通信、雷达、声纳等领域将需要更多的数字下变频芯片，从而也
会出现更多的新芯片和厂家。

9-1-1. 窄带数字下变频芯片AD6620
AD6620数字接收器芯片主要由四部分组成，如图9-1-1所示，包括一个频率转换部分（NCO
和混频器）、两个固定系数的抽选滤波器、一个程控系数的抽选滤波器。

图9-1-1 AD6620的功能框图
AD6620的多种数据输入输出方式设计使其能非常方便地连接高速ADC芯片和通用DSP 芯片。

其输入接口可接受16位基数，3位指数输入，并且还有A/B选择输入。

这样可使它具备三种输入方式：单通道实模式（real），单通道复模式（complex）和多通道实模式（real）。

高精度的NCO可以使AD6620能从高速数据流中选择出一个单个载波。

其滤波器不仅具有大范围的抽选比，而且动态范围大，适用于窄带和宽带载波的提取。

它的基于RAM的可编程系数滤波器可适用于多种模式的应用，如抗混叠、匹配滤波、静态均衡功能等。

AD6620的主要性能指标如下：
高速数据输入率：
65MHz 单通道实模式（single channel real）
32.5MHz 单通道复模式 (single channel complex）
32.5MHz 多通道实模式(diversity channel real)
NCO性能：
最小伪波（worst spur）小于 –100dBc
最小频率精度 0.02Hz
2阶CIC滤波器：
线性相位，固定系数
程控抽取因子：2, 3, …16.
5阶CIC滤波器：
线性相位，固定系数
程控抽取因子：1, 2, 3, …32.
程控抽取、RAM系数FIR滤波器
256个20bit可程控系数
程控抽取因子：1, 2, 3, …32.
多种数据输出方式：
输入管脚设置选择串口或并口输出方式
串口输出与大多数DSP串口输入相匹配
16位I、Q交替并行输出
两个独立的控制与配置端口：
通用微处理器端口
通用串口
AD6620的内部各部分结构如图9-1-2所示，其中数据输入可以是16位整数形式，输入到IN[15:0]；也可以是浮点数形式，基数输入到IN[15:0]，指数输入到EXP[2:0]。

NCO由一个32bit 数控制，产生不同的频率。

通过乘法器产生I、Q两路，并把中频转换到基带。

图9-1-2 AD6620的内部结构
NCO的初始相位是可以设置的，并且它有相位和幅度dither使能功能，一旦dither功能打开，可以使NCO的SFDR性能提高。

紧接着NCO和频率转换器（混频器）的是一个2阶CIC 滤波器，它的抽选比可设置为2到16，它的滤波器频率响应和输出数据速率都是由抽选因子M CIC2决定的。

在CIC2后的第二个固定系数的滤波器是一个5阶CIC滤波器。

它的抽选比是1到32，它的滤波器频率响应和输出数据速率也是由抽选因子M CIC5所决定。

前面的CIC滤波器实际上也是一种结构简单的FIR滤波器。

它们的主要作用是降低输入信号的速率。

这样，最后一级RAM系数FIR滤波器(RCF)就可以在每次输出时计算更多的次数，以实现更高的阶数。

从图9-1-2中可以看出，对于每路RCF滤波器，其乘法器只有一个，因此，每个时钟周期只进行一次乘法运算。

所以，要使RCF成为高阶FIR滤波器，前面两级CIC滤波器必须进行抽选，使输入到RCF的数据速率降低，即多个时钟周期输入一个数据。

这样RCF就有时间完成高阶滤波运算。

从图9-1-2中还能看到，两路RCF滤波器是公用一组RAM系数的。

这就是说，两路的滤波特性是完全一样的。

RCF的系数是20bit数，最多存放256个，因此，RCF的最大阶数是256。

然而，很少有用到256阶FIR滤波器的情况。

这时，这256个系数可以进行分组，以构成多个不同频率响应的滤波器，通过软件设置来选用其中不同的滤波器系数。

总之，AD6620总的滤波特性是CIC2、CIC5、RCF三个滤波器频率响应的乘积。

CIC滤波器实现起来简单，但频率响应较差，其过渡带较长。

RCF的频率响应好，能实现很陡的过渡带，
且通带平整，阻带衰减大，其缺点在于需进行大量的乘加运算，难以实现高速数据率下的滤波。

图9-1-3是CIC和RCF滤波器频率响应特性。

由于AD6620结合了CIC和RCF两种滤波器，通过软件设置，使其能适用于许多应用场合。

图9-1-3 CIC和RCF滤波器频率响应
9-1-2. 宽带数字下变频芯片GC1012A
GC1012A是Graychip公司的高速宽带数字下变频芯片。

它的输入数据的最高速率是80MHz，即能处理的输入信号带宽高达40MHz。

输出数据速率由抽取因子D来决定。

对于复模式输出方式，D可以设置为1、2、4、8、16、32和64，输出速率F O=F CK/D，F CK是输入数据时钟。

对于实模式输出方式，D可以设置为2、4、8、16、32和64，输出速率F O=2F CK/D。

与AD6620不同的是GC1012A内部只有一个40阶的FIR滤波器。

数据先由滤波器滤波再进行抽取。

GC1012A的内部结构如图9-1-4所示。

图9-1-4 GC1012A的内部结构
NCO的频率由一个28位的累加器来控制，其频率调节精度等于输入时钟频率除以228。

所以，对于输入时钟频率为50MHz，其NCO频率调节精度为±0.1Hz。

NCO的无伪波动态范围(SFDR)超过75dB。

由于GC1012A是一个宽带数字下变频芯片，其数据输出速率比较高，只能采用并行输出方式。

输出数据的增益也可以调节，最小调节步长是0.03dB，输出数据的宽度可以设置为10，12，14和16位。

GC1012A的配置和控制通过一个通用微处理器I/O来实现，其中包括8位数据线，4位地址线，一根读/写线和一根控制线。

GC1012A的主要性能指标如下：
80MHz数据输入速率
0.1Hz NCO频率分辨率
>75 dB 动态范围
可控数据输出宽度: 12位输入数据宽度； 10、12、14或16位输出数据宽度
实模式或复模式数据输出方式
增益调节步长 0.03dB
微处理器控制和配置接口
GC1012A实现宽带滤波在于其拥有一个高阶（40阶）的FIR滤波器。

滤波器的系数是固化在芯片中的，因此，其频率响应也是固定的，图9-1-5所示的是抽取率为2时的滤波器频率响应。

Graychip 公司也可以根据用户的要求在芯片中固化其他的滤波器系数。

图9-1-5 滤波器的频率响应
滤波器的通带纹波是0.13dB，阻带衰减大于75dB。

2dB输出带宽是±0.4Fs（即80%的带宽利用率），这里Fs是复模式数据输出速率。

0.1dB输出带宽是±0.36Fs（即72%的带宽利用率）。

从图3-3-5中可以看出，滤波器具有一个非常快的过渡带，在过渡带滤波器很快地下降到60dB，并维持75dB以下的阻带衰减。

9-1-3 用FPGA设计的数字下变频芯片
由于数字下变频ASIC芯片具有价廉、功耗小、体积小和使用方便等特点而得到广大工程师的青睐。

然而，通信、雷达等系统的应用非常广泛，有时会对数字下变频芯片提出某些特殊的要求，这时通用的数字下变频芯片就无法胜任。

这里主要指芯片中的FIR指标无法满足要求，如特殊滤波器的频带、通带纹波、阻带衰减等。

另外，有些应用对NCO的频率精度、数字下变频的输入输出数据宽度和运算精度也有要求，这样，就必须设计专用的数字下变频芯片。

专用的数字下变频芯片一般都需要更高的滤波器特性、更快的速度和更大的数据宽度。

这就要求用来设计数字下变频的FPGA或EPLD芯片有更大的容量和更快的速度。

目前Altera公司和 Xilinx公司的FPGA芯片的容量已超过100万门，时钟频率也超过100MHz，所以，尽管芯片的价格非常高，但设计专用的数字下变频芯片的硬件条件已经成熟。

在软件方面，Altera公司和 Xilinx公司都提供NCO和FIR设计的内核（Megacore Function），只要把两者结合起来，就可设计出满足要求的数字下变频芯片。

下面简单介绍一下Altera公司的FIR Megacore Function 。

FIR Megacore是专为采用Altera公司FPGA和EPLD芯片设计FIR的内核软件模块，它作为一个开发工具在MAX PLUS II或Quartus平台下运行。

在设计FIR时，只要先定义滤波器的输入输出数据宽度和内部数据位数，再定义滤波器的阶数、通带纹波、阻带衰减、截止频率、抽选率等参数，该软件模块就能自动地计算出滤波器的系数和频率响应，如图9-1-6所示。

图9-1-6 FIR Megacore 参数设置
如果生成的滤波器满足要求，就可以继续估计滤波器所需的资源以选择芯片，最后生成滤波器的逻辑。

该软件还能对设计进行优化。

第二节数字I、Q复解调系统的设计
9-2-1 宽带数字复解调系统
该宽带数字复解调系统是新一代雷达系统中的一部分。

该系统的原理框图如图9-2-1所示。

时钟输入
图9-2-1 宽带数字复解调系统原理图
该系统中ADC芯片采用ADI公司的AD9070，它是一个10bit，100MHz的A/D转换芯片。

A/D转换输出的数据由锁存器锁存。

线驱动器是16LCX244 ，用于隔离数据锁存器和SRAM。

这样，ADC可以在高速（100MHz）的情况下进行IF采样，采样的数据先存入SRAM，再由SRAM中低速读出（40MHz/20MHz）送入数字下变频芯片GC1012A。

外部控制信号用于控制SRAM的读/写。

当然在这种情况下，不能把ADC的所有数据都送入GC1012A，即不能实现实时的数字I/Q复解调。

本系统也可以实现80MHz采样频率下的实时数字I/Q复解调（GC1012A的最高工作频率为80MHz）。

这时，SRAM被禁止，线驱动器一直打开。

所有控制逻辑和时钟分频由一片
EPM7128-6芯片完成。

频率转换和延时控制芯片是CY9911，它主要完成时钟信号二倍频和四倍频，和EPLD芯片的分频逻辑一起作用实现特殊时钟频率，如clk = 2/5 CLK。

除了完成倍频之外，CY9911还可以进行时钟相位（skew）的调整，以确保数据能正确地锁进GC1012A。

GC1012A是本系统的核心。

它的作用是实现数字I/Q复解调，它的原理在第一节已经详细地介绍过。

每次上电时，它由一个配置芯片对其进行配置（写入16个8位寄存器数据）。

配置芯片采用EPM7128-15，配置数据同时也放在芯片中。

如果要换配置数据，只要换芯片就可以了。

GC1012A输出是两路并行的16位I/Q数据。

根据整个雷达系统的要求，该数据通过DS26LS31转为差分TTL电平输出。

该系统的难点在于实现EPLD 中的控制逻辑。

由于外部控制信号是一个随机的宽度不定的脉冲信号，并且要求在脉冲宽度内把ADC的数据全部写入SRAM，脉冲结束时立即把数据读
出并送入GC1012A。

为了完成这一任务，在EPLD中设置了两个与SRAM地址宽度一样的计数器。

一个计数器用来记录数据写入SRAM时的地址，一个计数器用来记录数据读出SRAM时的地址。

当外部控制脉冲信号来到时，写入地址计数器开始计数；外部控制脉冲信号结束时，写入地址计数器停止计数，读出地址计数器开始计数，一直计到两个计数器的值相同为止。

计数器在计数时，其地址也同时作为SRAM的地址。

这样，就相当于把SRAM当成一个环行存储器来使用。

实验证明，这种方式非常可靠，即使外部控制输入脉冲的宽度和间隔不满足SRAM 的写入/读出时间比，系统也能在控制脉冲正常时恢复到正确的数据写入与读出。

9-2-2 窄带数字复解调板
窄带数字复解调板如图9-2-2所示。

这是ADI公司的一个评估板。

它可以实现AD6620的全部功能。

图9-2-2 窄带数字复解调系统
AD6620复解调板的数字输入接口是16位宽度，直接送入AD6620芯片。

AD6620的配置数据通过PC机的并口下载到芯片中。

AD6620的输出数据是一路并行的16位I/Q数据。

也可以通过设置实现数据的串行输出。

输出数据同时也被锁存器锁存后送入一个16K FIFO。

PC机也可通过并口将FIFO的数据读出并进行分析。

9-2-3 用FPGA设计数字复解调板
用FPGA来设计的数字复解调板的原理框图如图9-2-3所示。

其中的数据采样部分采用ADI 公司的AD6644，它可以实现14bit的数据采样，最高采样速率65MHz。

数据被锁存后送入下面的NCO。

NCO实现信号的正交变换产生I和Q两路数据，这两路数据经FIR滤波后输出。

整个系统的关键部分是NCO和FIR。

本系统的设计目标是NCO频率和FIR的系数可以通过下载到FPGA 中的逻辑数据来设置。

与AD6620和GC1012A所不同的是NCO频率和FIR的系数每次上电只下载一次，即不能在线通过并口或串口进行更改。

这样虽然降低了系统的灵活性，却大大降低了设计对芯片资源的要求，而且也能满足绝大多数应用的需求。

如图9-2-3 用FPGA设计的数字复解调板
由于NCO的频率是通过每次下载的逻辑来设置，所以，一般来说。

每次只要存入几个SIN 和COS数值就可以了。

假定采样频率是20MHz，NCO的频率4MHz(或16MHz)，采样频率是NCO频率五倍，即fs=5fa，那么，一个NCO输出SIN或COS本振数字信号的周期内只有5个数值点，SIN和COS只要用10个数值来表示就可以了。

NCO的另一个部分是两个乘法器，乘法器有专门的功能模块可以利用，且占用的资源也不多。

对于Altera公司的APEX20系列FPGA 来说，其中芯片中最多的ESB有264个之多，可以存储540，672个RAM bit，足以用来存放各种情况下的NCO频率数据。

对于一个16bit数据宽度的NCO来说，其占用的芯片逻辑资源大概是十几个LE，大概是APEX20系列FPGA芯片资源的1%~5%，而大量占用芯片资源的是FIR 滤波器。

由于不同的滤波器的过渡带宽度和阻带衰减不同，对于芯片的资源的占用情况也不同。

要使滤波器有较高的速度，就必须采用并行算法结构，其中要用到大量的中间寄存器的乘法器，因此，需要大量的芯片逻辑资源。

对于一个47阶16bit的FIR滤波器来说，它需要大约5000多个LE。

APEX20系列FPGA还有一个非常好的特点，就是提供LVDS或GTL逻辑的I/O输出接口，这为系统输出接口的设计带来了方便。

由于数字复解调的输出是两路IQ数据，一般每路都是16位宽度，数据量比较大。

在有些应用场合需要将数据进行并/串转换，用高速串行数据线传输数据，这就需要用到LVDS。

这样，用APEX20系列FPGA来设计数字复解调系统并进行数据的高速、远距离传输时，就无需增加额外的LVDS逻辑芯片。