【高速中频采样和数字下变频的研究】第九章 数字下变频的设计
第九章数字下变频的设计
数字下变频又称数字I、Q复解调。它广泛应用于雷达、声纳和无线电接收机中。数字下变
频的原理已经在第一章和第八章得到阐述。在本章中先介绍主要的数字下变频芯片，然后介绍
数字I、Q复解调板的设计。
第一节主要的数字下变频芯片
对于不同的厂商，数字下变频（digital down converter）芯片有时又被称为数字解调器（digital tuner）或数字接收信号处理器(digital receive signal processor) 。目前世界上生产数字下变频芯片
的厂家主要有GrayChip、Harris Semiconductor、Analog Device、National Semiconductor等，其
中GrayChip公司虽然是一个小公司，但它却是一个专门生产数字下变频ASIC芯片的专业公司。
其生产的品种多、功能全、是选择数字下变频芯片的首选公司。Harris公司生产数字下变频芯
片的历史也较长。由于其具备产生高速A/D变换器的功能，所以其数字下变频芯片和ADC芯
片配合良好，可以配套使用。由于软件无线电技术的发展和市场对数字接收机的大量需求，近
几年来，半导体芯片的头号厂商Analog Device和National Semiconductor也涉足数字下变频芯
片市场，并且发展势头非常迅猛。特别是生产ADC芯片的龙头老大Analog Device公司，凭借
其雄厚的模拟和数字电路芯片的设计和生产技术，开发了先进的数字接收器芯片AD6620和
AD6624。与此同时，Analog Device公司还将其新一代中频A/D转换器芯片和DSP芯片与其数
字下变频芯片相结合，提出了多套完整的数字接收机的完整解决方案。表9-1-1是市场上常用的
数字下变频芯片。
表9-1-1 常用的数字下变频芯片的对照表
名称AD6620 HSP50214 CLC5902 GC1012A
生产厂家ADI Harris NS Graychip 输入数据宽度16bit 16bit 16bit 12bit
输入数据速率65MHz 52MHz 52MHz 80MHz
NCO精度0.02Hz 0.02Hz 0.02Hz 0.1Hz
CIC5 CIC4 无
CIC滤波器CIC2
CIC5
固定系数FIR
系数FIR RAM系数FIR1，
FIR滤波器 RAM
系数FIR RAM
FIR2
随着软件无线电的发展，通信、雷达、声纳等领域将需要更多的数字下变频芯片，从而也
会出现更多的新芯片和厂家。
9-1-1. 窄带数字下变频芯片AD6620
AD6620数字接收器芯片主要由四部分组成，如图9-1-1所示，包括一个频率转换部分（NCO
和混频器）、两个固定系数的抽选滤波器、一个程控系数的抽选滤波器。
图9-1-1 AD6620的功能框图
AD6620的多种数据输入输出方式设计使其能非常方便地连接高速ADC芯片和通用DSP 芯片。其输入接口可接受16位基数，3位指数输入，并且还有A/B选择输入。这样可使它具备三种输入方式：单通道实模式（real），单通道复模式（complex）和多通道实模式（real）。
高精度的NCO可以使AD6620能从高速数据流中选择出一个单个载波。其滤波器不仅具有大范围的抽选比，而且动态范围大，适用于窄带和宽带载波的提取。它的基于RAM的可编程系数滤波器可适用于多种模式的应用，如抗混叠、匹配滤波、静态均衡功能等。
AD6620的主要性能指标如下：
高速数据输入率：
65MHz 单通道实模式（single channel real）
32.5MHz 单通道复模式 (single channel complex）
32.5MHz 多通道实模式(diversity channel real)
NCO性能：
最小伪波（worst spur）小于 –100dBc
最小频率精度 0.02Hz
2阶CIC滤波器：
线性相位，固定系数
程控抽取因子：2, 3, …16.
5阶CIC滤波器：
线性相位，固定系数
程控抽取因子：1, 2, 3, …32.
程控抽取、RAM系数FIR滤波器
256个20bit可程控系数
程控抽取因子：1, 2, 3, …32.
多种数据输出方式：
输入管脚设置选择串口或并口输出方式
串口输出与大多数DSP串口输入相匹配
16位I、Q交替并行输出
两个独立的控制与配置端口：
通用微处理器端口
通用串口
AD6620的内部各部分结构如图9-1-2所示，其中数据输入可以是16位整数形式，输入到IN[15:0]；也可以是浮点数形式，基数输入到IN[15:0]，指数输入到EXP[2:0]。NCO由一个32bit 数控制，产生不同的频率。通过乘法器产生I、Q两路，并把中频转换到基带。
图9-1-2 AD6620的内部结构
NCO的初始相位是可以设置的，并且它有相位和幅度dither使能功能，一旦dither功能打开，可以使NCO的SFDR性能提高。紧接着NCO和频率转换器（混频器）的是一个2阶CIC 滤波器，它的抽选比可设置为2到16，它的滤波器频率响应和输出数据速率都是由抽选因子M CIC2决定的。在CIC2后的第二个固定系数的滤波器是一个5阶CIC滤波器。它的抽选比是1到32，它的滤波器频率响应和输出数据速率也是由抽选因子M CIC5所决定。前面的CIC滤波器实际上也是一种结构简单的FIR滤波器。它们的主要作用是降低输入信号的速率。这样，最后一级RAM系数FIR滤波器(RCF)就可以在每次输出时计算更多的次数，以实现更高的阶数。从图9-1-2中可以看出，对于每路RCF滤波器，其乘法器只有一个，因此，每个时钟周期只进行一次乘法运算。所以，要使RCF成为高阶FIR滤波器，前面两级CIC滤波器必须进行抽选，使输入到RCF的数据速率降低，即多个时钟周期输入一个数据。这样RCF就有时间完成高阶滤波运算。从图9-1-2中还能看到，两路RCF滤波器是公用一组RAM系数的。这就是说，两路的滤波特性是完全一样的。RCF的系数是20bit数，最多存放256个，因此，RCF的最大阶数是256。然而，很少有用到256阶FIR滤波器的情况。这时，这256个系数可以进行分组，以构成多个不同频率响应的滤波器，通过软件设置来选用其中不同的滤波器系数。
总之，AD6620总的滤波特性是CIC2、CIC5、RCF三个滤波器频率响应的乘积。CIC滤波器实现起来简单，但频率响应较差，其过渡带较长。RCF的频率响应好，能实现很陡的过渡带，
且通带平整，阻带衰减大，其缺点在于需进行大量的乘加运算，难以实现高速数据率下的滤波。图9-1-3是CIC和RCF滤波器频率响应特性。由于AD6620结合了CIC和RCF两种滤波器，通过软件设置，使其能适用于许多应用场合。
图9-1-3 CIC和RCF滤波器频率响应
9-1-2. 宽带数字下变频芯片GC1012A
GC1012A是Graychip公司的高速宽带数字下变频芯片。它的输入数据的最高速率是80MHz，即能处理的输入信号带宽高达40MHz。输出数据速率由抽取因子D来决定。对于复模式输出方式，D可以设置为1、2、4、8、16、32和64，输出速率F O=F CK/D，F CK是输入数据时钟。对于实模式输出方式，D可以设置为2、4、8、16、32和64，输出速率F O=2F CK/D。
与AD6620不同的是GC1012A内部只有一个40阶的FIR滤波器。数据先由滤波器滤波再进行抽取。GC1012A的内部结构如图9-1-4所示。
图9-1-4 GC1012A的内部结构
NCO的频率由一个28位的累加器来控制，其频率调节精度等于输入时钟频率除以228。所以，对于输入时钟频率为50MHz，其NCO频率调节精度为±0.1Hz。NCO的无伪波动态范围(SFDR)超过75dB。
由于GC1012A是一个宽带数字下变频芯片，其数据输出速率比较高，只能采用并行输出方式。输出数据的增益也可以调节，最小调节步长是0.03dB，输出数据的宽度可以设置为10，12，14和16位。
GC1012A的配置和控制通过一个通用微处理器I/O来实现，其中包括8位数据线，4位地址线，一根读/写线和一根控制线。
GC1012A的主要性能指标如下：
80MHz数据输入速率
0.1Hz NCO频率分辨率
>75 dB 动态范围
可控数据输出宽度: 12位输入数据宽度； 10、12、14或16位输出数据宽度
实模式或复模式数据输出方式
增益调节步长 0.03dB
微处理器控制和配置接口
GC1012A实现宽带滤波在于其拥有一个高阶（40阶）的FIR滤波器。滤波器的系数是固化在芯片中的，因此，其频率响应也是固定的，图9-1-5所示的是抽取率为2时的滤波器频率响应。Graychip 公司也可以根据用户的要求在芯片中固化其他的滤波器系数。
图9-1-5 滤波器的频率响应
滤波器的通带纹波是0.13dB，阻带衰减大于75dB。2dB输出带宽是±0.4Fs（即80%的带宽利用率），这里Fs是复模式数据输出速率。0.1dB输出带宽是±0.36Fs（即72%的带宽利用率）。从图3-3-5中可以看出，滤波器具有一个非常快的过渡带，在过渡带滤波器很快地下降到60dB，并维持75dB以下的阻带衰减。
9-1-3 用FPGA设计的数字下变频芯片
由于数字下变频ASIC芯片具有价廉、功耗小、体积小和使用方便等特点而得到广大工程师的青睐。然而，通信、雷达等系统的应用非常广泛，有时会对数字下变频芯片提出某些特殊的要求，这时通用的数字下变频芯片就无法胜任。这里主要指芯片中的FIR指标无法满足要求，如特殊滤波器的频带、通带纹波、阻带衰减等。另外，有些应用对NCO的频率精度、数字下变频的输入输出数据宽度和运算精度也有要求，这样，就必须设计专用的数字下变频芯片。
专用的数字下变频芯片一般都需要更高的滤波器特性、更快的速度和更大的数据宽度。这就要求用来设计数字下变频的FPGA或EPLD芯片有更大的容量和更快的速度。目前Altera公司和 Xilinx公司的FPGA芯片的容量已超过100万门，时钟频率也超过100MHz，所以，尽管芯片的价格非常高，但设计专用的数字下变频芯片的硬件条件已经成熟。
在软件方面，Altera公司和 Xilinx公司都提供NCO和FIR设计的内核（Megacore Function），只要把两者结合起来，就可设计出满足要求的数字下变频芯片。下面简单介绍一下Altera公司的FIR Megacore Function 。
FIR Megacore是专为采用Altera公司FPGA和EPLD芯片设计FIR的内核软件模块，它作为一个开发工具在MAX PLUS II或Quartus平台下运行。在设计FIR时，只要先定义滤波器的输入输出数据宽度和内部数据位数，再定义滤波器的阶数、通带纹波、阻带衰减、截止频率、抽选率等参数，该软件模块就能自动地计算出滤波器的系数和频率响应，如图9-1-6所示。
图9-1-6 FIR Megacore 参数设置
如果生成的滤波器满足要求，就可以继续估计滤波器所需的资源以选择芯片，最后生成滤波器的逻辑。该软件还能对设计进行优化。
第二节数字I、Q复解调系统的设计
9-2-1 宽带数字复解调系统
该宽带数字复解调系统是新一代雷达系统中的一部分。该系统的原理框图如图9-2-1所示。
时钟输入
图9-2-1 宽带数字复解调系统原理图
该系统中ADC芯片采用ADI公司的AD9070，它是一个10bit，100MHz的A/D转换芯片。A/D转换输出的数据由锁存器锁存。线驱动器是16LCX244 ，用于隔离数据锁存器和SRAM。这样，ADC可以在高速（100MHz）的情况下进行IF采样，采样的数据先存入SRAM，再由SRAM中低速读出（40MHz/20MHz）送入数字下变频芯片GC1012A。外部控制信号用于控制SRAM的读/写。当然在这种情况下，不能把ADC的所有数据都送入GC1012A，即不能实现实时的数字I/Q复解调。
本系统也可以实现80MHz采样频率下的实时数字I/Q复解调（GC1012A的最高工作频率为80MHz）。这时，SRAM被禁止，线驱动器一直打开。所有控制逻辑和时钟分频由一片
EPM7128-6芯片完成。频率转换和延时控制芯片是CY9911，它主要完成时钟信号二倍频和四倍频，和EPLD芯片的分频逻辑一起作用实现特殊时钟频率，如clk = 2/5 CLK。除了完成倍频之外，CY9911还可以进行时钟相位（skew）的调整，以确保数据能正确地锁进GC1012A。
GC1012A是本系统的核心。它的作用是实现数字I/Q复解调，它的原理在第一节已经详细地介绍过。每次上电时，它由一个配置芯片对其进行配置（写入16个8位寄存器数据）。配置芯片采用EPM7128-15，配置数据同时也放在芯片中。如果要换配置数据，只要换芯片就可以了。
GC1012A输出是两路并行的16位I/Q数据。根据整个雷达系统的要求，该数据通过DS26LS31转为差分TTL电平输出。
该系统的难点在于实现EPLD 中的控制逻辑。由于外部控制信号是一个随机的宽度不定的脉冲信号，并且要求在脉冲宽度内把ADC的数据全部写入SRAM，脉冲结束时立即把数据读
出并送入GC1012A。为了完成这一任务，在EPLD中设置了两个与SRAM地址宽度一样的计数器。一个计数器用来记录数据写入SRAM时的地址，一个计数器用来记录数据读出SRAM时的地址。当外部控制脉冲信号来到时，写入地址计数器开始计数；外部控制脉冲信号结束时，写入地址计数器停止计数，读出地址计数器开始计数，一直计到两个计数器的值相同为止。计数器在计数时，其地址也同时作为SRAM的地址。这样，就相当于把SRAM当成一个环行存储器来使用。实验证明，这种方式非常可靠，即使外部控制输入脉冲的宽度和间隔不满足SRAM 的写入/读出时间比，系统也能在控制脉冲正常时恢复到正确的数据写入与读出。
9-2-2 窄带数字复解调板
窄带数字复解调板如图9-2-2所示。这是ADI公司的一个评估板。它可以实现AD6620的全部功能。
图9-2-2 窄带数字复解调系统
AD6620复解调板的数字输入接口是16位宽度，直接送入AD6620芯片。AD6620的配置数据通过PC机的并口下载到芯片中。AD6620的输出数据是一路并行的16位I/Q数据。也可以通过设置实现数据的串行输出。输出数据同时也被锁存器锁存后送入一个16K FIFO。 PC机也可通过并口将FIFO的数据读出并进行分析。
9-2-3 用FPGA设计数字复解调板
用FPGA来设计的数字复解调板的原理框图如图9-2-3所示。其中的数据采样部分采用ADI 公司的AD6644，它可以实现14bit的数据采样，最高采样速率65MHz。数据被锁存后送入下面的NCO。NCO实现信号的正交变换产生I和Q两路数据，这两路数据经FIR滤波后输出。整个系统的关键部分是NCO和FIR。本系统的设计目标是NCO频率和FIR的系数可以通过下载到FPGA 中的逻辑数据来设置。与AD6620和GC1012A所不同的是NCO频率和FIR的系数每次上电只下载一次，即不能在线通过并口或串口进行更改。这样虽然降低了系统的灵活性，却大大降低了设计对芯片资源的要求，而且也能满足绝大多数应用的需求。
如图9-2-3 用FPGA设计的数字复解调板
由于NCO的频率是通过每次下载的逻辑来设置，所以，一般来说。每次只要存入几个SIN 和COS数值就可以了。假定采样频率是20MHz，NCO的频率4MHz(或16MHz)，采样频率是NCO频率五倍，即fs=5fa，那么，一个NCO输出SIN或COS本振数字信号的周期内只有5个数值点，SIN和COS只要用10个数值来表示就可以了。NCO的另一个部分是两个乘法器，乘法器有专门的功能模块可以利用，且占用的资源也不多。对于Altera公司的APEX20系列FPGA 来说，其中芯片中最多的ESB有264个之多，可以存储540，672个RAM bit，足以用来存放各种情况下的NCO频率数据。对于一个16bit数据宽度的NCO来说，其占用的芯片逻辑资源大概是十几个LE，大概是APEX20系列FPGA芯片资源的1%~5%，而大量占用芯片资源的是FIR 滤波器。由于不同的滤波器的过渡带宽度和阻带衰减不同，对于芯片的资源的占用情况也不同。要使滤波器有较高的速度，就必须采用并行算法结构，其中要用到大量的中间寄存器的乘法器，因此，需要大量的芯片逻辑资源。对于一个47阶16bit的FIR滤波器来说，它需要大约5000多个LE。
APEX20系列FPGA还有一个非常好的特点，就是提供LVDS或GTL逻辑的I/O输出接口，这为系统输出接口的设计带来了方便。由于数字复解调的输出是两路IQ数据，一般每路都是16位宽度，数据量比较大。在有些应用场合需要将数据进行并/串转换，用高速串行数据线传输数据，这就需要用到LVDS。这样，用APEX20系列FPGA来设计数字复解调系统并进行数据的高速、远距离传输时，就无需增加额外的LVDS逻辑芯片。
一种新型直接抽取算法的数字下变频设计
一种新型直接抽取算法的数字下变频设计 【摘要】为了简化卫星导航接收机框架，提出一种基于数字信号抽取的下变频方法。通过分离和累计法，人们发现了一种具有高频率数字载波信号的直接下变频方法。这种方法不仅具有结构简单、速度高和计算简单的特点，还能够很好的保持导航电文和多普勒信息，但这种方法有可能会使S/N信号和接收机的灵敏度降低：分析和仿真结果显示，它对接收机的定位灵敏度没有任何的影响。 【关键词】数字下变频；抽取算法；BPSK 1.引言 卫星导航接收机通常采用超外差的体系结构，在模拟的超外差接收机前端，许多的数字下变频是通过使用混频器和本地振荡器接收IF信号。低通滤波器消除了高频率分量，然后便可以得到不同频率的下变频信号，与低IF模式和零IF 模式相比，它具有高增益、高抑制和无本地振荡泄漏的特点，但是它的结构复杂和功率损耗较高[2]。 数字接收器具有高集成度、低功耗和低成本的特点，因此，它是无线电接收器的发展趋势[3]。数字下变频方法能够通过数字调音台、CIC滤波器或者重采样方法把一个高频率信号转变成低频率信号[4-5]。在本文中，抽取算法和提取信号是为了得到BPSK调制信号的下变频，与CORDIC方法相比，数字下变频方法只需要添加点操作就可以节省许多的时间和CPU空间。在处理导航数据或CDMA数据时，除了采样IF算法外，还需要重采样和复杂的数字算法。 2.抽取算法的原理 假设在模数转换之前，信号的频率为，抽样频率是。对于BPSK调制的信号，载波频率和振幅是不变的。经过A/D转换后，信号为是一个行向量，向量的位数等于A/D转换器的位数。无相位转换的载波抽样信号有如下关系： 如果相位在周期发生转换，并且是在和周期之间发生，由于相位变化是，最后的抽样值不如前个抽样值，。如果>，在抽取的过程中相变不会发生，那么便会在下个周期发生。因此，在抽取期发生的相变将提前或推迟以适应周期的开始或结束，从而导致部分代码相位误差。 3.灵敏度和准确度的影响 抽取和量化将会造成信号信息的丢失，此量化误差是依赖于量化比特数和阀值。通过选择合适的阀值可以使量化的损失减少，通常情况下，实验中的量化是0.55dB[7]。抽取值可以改变相变的位置。如果累计的最大数目是，它可以使相位的过渡时间提前或滞后正确点的，是抽样周期。相变错误也影响相关积分结果，这会使接收器的灵敏度降低。考虑了多普勒频移，相变误差均匀分布的区域是，
论文论述
各位老师，上午好！我叫xx，是xx级电子信息科学与技术专业的学生，我的论文题目是《宽带中频信号的采集与处理技术的研究》，下面我将本论文设计的目的和主要内容向各位老师作一汇报，恳请各位老师批评指导。 首先，我想谈谈这个毕业论文设计的目的及意义。 现代无线通信系统中，大量实时信号的传输需求对数据采集系统提出了高速率的要求，宽带采集技术是解决高速率的一个有效途径，随着软件无线电的发展趋势，需要对中频信号乃至射频信号进行采样处理，发展到目前，宽带中频信号采集与处理系统满足需求。 其次，我想谈谈这篇论文的结构和主要内容。本文分成三个部分. 第一部分是绪论。这部分主要论述宽带中频信号采样方法与处理技术的课题背景，时代要求，发展方向以及本文研究的主要内容。 第二部分是宽带中频信号的采样方法。首先对宽带中频信号采集与处理技术做了简要的介绍，然后重点介绍了一些采样方法。对模拟正交采样和带通采样方法应用于宽带信号采样时所存在的问题分别作了分析和讨论。最后介绍了高采一直接降采、高采一正交解调一降采和高采一混频一降采这三种高采一
降采方法, 第三部分是宽带中频信号处理方法。讨论宽带多通道数字中频接收机,首先分析了中频正交采样理论，在此基础上分析了频域宽带接收机和时域宽带接收机, 介绍了宽带信号的采集方法,然后讨论了用于频域多通道接收机的频带分割滤波器的设计，讨论了它们的优点和缺点,以及实现频域宽带接收机和时域宽带接收机的技术难点。提出了基于正交镜像滤波器组(QMF)和最小频域方差优化的频带分割滤波器组设计方法。设计了通带平坦、阻带衰减大、过渡带窄的滤波器组,减小了多通道接收机的频谱混叠 最后，我想谈谈这篇论文和系统存在的不足。这篇论文的写作的过程，也是我越来越认识到自己知识缺乏的过程。虽然，我尽可能地收集材料，竭尽所能运用自己所学的知识进行论文写作，但论文还是存在许多不足之处，有待改进.请各位评委老师多批评指正，让我在今后的学习中学到更多。 谢谢！
数字正交 雷达原理大作业
数字正交采样及实现 姓名：杨宁 学号：14020181051 专业：电子信息工程 学院：电子工程学院
一． 基本原理 带通信号： 以 采样，可得： 也就是说： （1）可直接由采样值交替得到信号的同相分量I (n )的偶数项和正交分量 Q (n )的奇数项，不过在符号上需要进行修正 （2）Ｉ、Ｑ两路输出信号在时间上相差一个采样周期 。在信号处理中，要求得到的是同一时刻的I 和Q 之值，所以需要对其进行时域的插值或进行频域的滤波，二者是等效的。 ()()()()()000cos cos sin I Q x t a t t t x t t x t t ωφωω=+=-????041,2;B M 21s s s s s f f f f B t f M ?? =>= ?-? ? 其中为信号带宽，为整数，
二．实现方式 实现框图如图一。 图一数字正交采样系统实现框图 实现方法主要有3种，分别是：低通滤波法、Bessel插值法、多相滤波法。 2.1、低通滤波法 图二低通滤波法框图
将A/D采样放在混频之前，采用数字混频与低通滤波，提高了精度与稳定性。 以fs=4 f0/3=2 fs2=4 fs1 , f0=3 fs1 为例，采样后信号的频谱、数字混频后的信号频谱、输出信号的频谱分别如图三（a）、（b）、（c）。 图三（a） 图三（b） 图三（c） 这种做法的优点是：对双路信号同时作变换,所用的滤波器系数一这样两路信号通过低通滤波器时由于非理想滤波所引起的失真是一致的,对Ｉ、Ｑ双路信号的幅度一致性和相位正交性没有影响,从而具有很好的负频谱对消功能,可以
正交信号的一些理解
《正交信号：复数，但不复杂》 读后心得体会 姓名： 学号：
信号是信息的载体，实际的信号总是实的，但在实际应用中采用复信号却可以带来很大好处，由于实信号具有共轭对称的频谱，从信息的角度来看，其负频谱部分是冗余的，将实信号的负频谱部分去掉，只保留正频谱部分的信号，其频谱不存在共轭对称性，所对应的时域信号应为复信号。 正交信号，也称为复信号，被用于数字信号处理的很多领域，比如：数字通信系统、雷达系统、无线电测向中对到达时间差异的处理、相关脉冲测量系统、天线波束形成的应用、信号边带调制器等等。实际表示复数变量使用实部和虚部两个分量。正交信号也一样，必须用实部和虚部两路信号来表示它，两路信号传输会带来麻烦，实际信号的传输总是用实信号，而在信号处理中则用复信号。（实部和虚部的称谓是传统的叫法，在我们日常应用中一直被延用。在通信工程中分别用同相和正交相表示。） 复数具有实部和虚部，实数我们很好理解，对于虚数的难于理解，一定程度上是由于难以想像它究竟是个什么东西，就像4维以上的空间，难以在脑子里建立其形象的影像一样。对于j，这个-1的平方根，容易产生一种直觉的排斥，除了掌握能够解出数学题目的运算规则以外，一般人都不会去琢磨它有没有实际意义，有什么实际意义。在“达芬奇的密码”里，Langdon关于科学家对j的信仰以及教徒对宗教的信仰的类比，是对j之虚无缥缈和其重要性的绝妙诠释。但是，对于一个搞通信或是信号处理的人来说，由于quadrature signal 的引入，j被赋予了确确实实的物理含义。
从数学上说，虚数真正确立其地位是在十八世纪欧拉公式以及高斯复平面概念建立起来之后。欧拉公式告诉我们实数的正弦余弦与任意一个复数的关系；高斯复平面则给出了形象表示复数的方法，并暗示了实部与虚部的正交性。 欧拉公式：exp（-jφ）=cos（φ）-j sin（φ）的极坐标表达式非常有用，因为： ‐它简化了数学微分和分析： --把三角方程转换为简单的指数代数形式，而且； --复数的数学运算完全遵循实数的运算法则； ‐它使信号的相加仅仅是复数的加法(向量相加)； ‐最简洁的记法； ‐在文献中用来说明数字通信系统是如何实现与描述很直观； 这也进一步说明了正交信号为什么会被用于数字通信系统。 读过《正交信号，复数，但不复杂》全文之后，这使我们明白了正交信号和实信号之间的关系。也知道实现复指数信号和实正弦信号之间的相互转换很容易。一个复数的每个组成部分都是实数，但是，我们用特殊的方式来处理它们——用正交的方式来处理。 正交信号处理的好处有：由于对相位的确定，使coherent detection 成为可能；对于数字通信，在基带处理带通信号，可以是有效带宽减少一半，进而对于AD 的采样率要求，FFT的处理能力等都有改善，比如在OFDM系统中transmitter中在基带完成的IFFT block 等。
基于matlab的简单数字下变频器的设计
一、课程设计问题的提出： 试设计一数字下变频器，并用matlab 仿真； 二、二、解决问题的原理、技术方案解决问题的原理、技术方案解决问题的原理、技术方案以及以及matlab 验证验证： ：数字下变频器的原理说明： 数字下变频器(D DC)是接收机A ／D 变换后，首先要完成的处理工作，一般的DDC 由本地 振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用：其一是把中频信号变为零中频信号；其二是降低采样率。从频谱上看，数字下变频将A/D 采样后信号从中频变换,到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行数字滤波滤除不需要的频率分量。NCO ，混频器，数字滤波器速率要等于采样率，采样率低于600MHz ，很难实时的在FPGA 中进行处理。 数字下变频器的基本结构： NCO ：产生正余弦序列，即I/Q 两路信号。 CIC 滤波器，适用于系统中的第一级抽取和进行大的抽取因子的抽取工作，并降低速率。FIR 滤波器，完成对整个信道的整形滤波。DDC 主要有三种实现途径：采用专用芯片、自制专用芯片、基于DSP 或FPGA 等通用芯片。
NCO采用的直接数字频率合成技术(DDS)是一种实用的频率合成技术，DDS由相位概念出发直接合成所需波形的一种新的频率合成技术。DDS合成技术采用了简便和有效的查表法。 运用matlab进行NCO的仿真： 程序： t=0:0.001*10^(-6):10^-6; I=110*cos(7*(10^7)*t-0.5*pi); subplot(2,1,1);plot(t,I);grid on; Q=110*sin(7*(10^7)*t+0.5*pi); subplot(2,1,2);plot(t,Q);grid on; 信号的频率为11.2MHz CIC滤波器： CIC滤波器,即级联积分梳状滤波器,具有结构简单,便于处理,运算速度快等特点。CIC 滤波器的积分器H1(Z)是不稳定系统,如果不采取措施,它们级联后会出现溢出现象。另外,
雷达系统中的信号处理技术
雷达系统中的信号处理技术 摘要本文介绍了雷达系统及雷达系统信号处理的主要内容，着重介绍与分析了雷达系统信号处理的正交采样、脉冲压缩、MTD和恒虚警检测几种现代雷达技术，雷达系统通过脉冲压缩解决解决雷达作用距离和距离分辨力之间的矛盾，通过MTD来探测动目标，通过恒虚警（CFAR）来实现整个系统对目标的检测。 关键词雷达系统正交采样脉冲压缩MTD 恒虚警检测 1雷达系统概述 雷达是Radar（Radio Detection And Ranging）的音译词，意为“无线电检测和测距”，即利用无线电波来检测目标并测定目标的位置，这也是雷达设备在最初阶段的功能。雷达的任务就是测量目标的距离、方位和仰角，还包括目标的速度，以及从目标回波中获取更多有关目标的信息。典型的雷达系统如图1，它主要由雷达发射机、天线、雷达接收机、收发转换开关、信号处理机、数据处理机、终端显示等设备组成。 图1雷达系统框图
随着现代电子技术的不断发展，特别是数字信号处理技术、超大规模集成数字电路技术、计算机技术和通信技术的告诉发展，现代雷达信号处理技术正在向着算法更先进、更快速、处理容量更大和算法硬件化方向飞速发展，可以对目标回波与各种干扰、噪声的混叠信号进行有效的加工处理，最大程度低剔除无用信号，而且在一定的条件下，保证以最大发现概率发现目标和提取目标的有用信息。 雷达发射机产生符合要求的雷达波形，然后经馈线和收发开关由发射天线辐射出去，遇到目标后，电磁波一部分反射，经接收天线和收发开关由雷达接收机接收，然后对雷达回波信号依次进行信号处理、数据处理，就可以获知目标的相关信息。 雷达信号处理的流程如下： 图 2 雷达信号处理流程 2雷达信号处理的主要内容 雷达信号处理是雷达系统的主要组成部分。信号处理消除不需要的杂波，通过所需要的目标信号，并提取目标信息。内容包括雷达信号处理的几个主要部分：正交采样、脉冲压缩、MTD和恒虚警检测。 正交采样是信号处理的第一步，担负着为后续处理提供高质量数据的任务。采样的速率和精度是需要考虑的首要问题，采样系统引起的失真应当被限定在后续信号处理任务所要求的误差范围内，直接中频数字正交采样是当代雷达的主要技术之一。脉冲压缩技术在现代雷达系统中得到了广泛的应用。脉冲压缩雷达既能保持窄脉冲雷达的高距离分辨力，又能获得脉冲雷达的高检测力，并且抗干扰能力强。现在，脉冲压缩雷达使用的波形正在从单一的线性调频发展到时间、频率、编码混合调制，在尽可能不增加整机复杂度的条件下实现雷达性能的提升。杂波抑制是雷达需要具备的重要功能之一。动目标指示与检测是通过回波多普勒频移的不同来区分动目标和固定目标，通过设计合理的滤波器（组），就可以把目标号和杂波分开。
数字下变频仿真
数字下变频仿真原理： 信号采样的频谱 调频信号：02 ()cos *(2/2)s x K t n f nt π=+ 00022 02 *cos(2/)cos(2)cos(2) cos(4*/2*/2)cos(*/2) s s s s x f n f f nt f nt f nt K t K t K t ππππ=+=++ 0002022 *sin(2/)cos(2)sin(2) sin(*/2*/2)sin(*/24) s s s s K t K t K x f n f f nt f nt f nt t ππππ+-=-+=-+ 因为f 0=30MHz ，整体向左平移30MHz 。 -40-20 带宽为5MHz 通过仿真得到()x n 的时域波形和频域波形，如下图所示。 clc;clear all;close all; f0=30e6; 中心频率 B=5e6; 带宽 T=30e-6; 脉冲宽度 fs=40e6; 采样频率 N=T*fs; 采样点数 K=B/T; 频率变换率 ts=1/fs; 采样周期
t=-T/2:ts:T/2-ts; x=cos(2*pi*(f0*t+K*t.^2/2)); figure(1); title('时域波形'); xlabel('point '); figure(2); plot(abs(fft(x))); title('频域波形'); xlabel('point'); I路信号和Q路信号： ddc_i = x.*cos(2*pi*f0*(1:N)/fs); I路信号ddc_q = -x.*sin(2*pi*f0*(1:N)/fs); Q路信号figure(3); subplot(211); plot(t,ddc_i);grid; title('I路波形');
验证数字信号正交调制、解调系统原理
一、实验目的 验证数字信号正交调制、解调系统原理。 二、实验器材 安装有MATLAB微型计算机一台。 三、实验原理 为了提高频谱利用率，通信系统常采用正交调制。一般我们在教科书上看到的正交调制模型为： 图1 正交信号的产生 I(t)为同相支路(I路)的基带信号，Q(t)为正交支路(Q路) 的基带信号。I路信号与载波相乘，Q路信号与载波相乘， 然后将两路乘积加起来作为发送信号s(t)。之所以Q路信号采用-sin是因为这样可以方便用等效复数基带模型来表示。接下来简要回顾一下等效复数基带模型。由于信道是模拟的，所以信道本身肯定不可能传输复数信号。输入信号包含相互独立的I/Q两部分，在理论分析上常用I(t)+jQ(t)来表示，即I路信号代表复数信号的实部，Q路信号代表复数信号的
虚部，这就是正交调制的复数基带模型。如果我们将I/Q两路载波也用类似的方式表示为复数载波。则发送的信号实际上是复数基带信号与复数载波混频后的实部 图2 正交信号解调 A t=Aq2+Ai2 (1) ? (t)=arctan(Sq Si) (2) f t=Δ( ? (t)) (3) 四、实验步骤 （一）数字正交信号生成 （二）数字正交信号解调 五、实验结果
图3 射频I支路波形 图四射频Q支路波形
图五解调原始信号波形 六、心得及建议 对于数字通信，在基带处理带通信号，可以是有效带宽减少一半，进而对于AD 的采样率要求，FFT的处理能力等都有改善。之后又介绍了正交采样，即将一个连续(模拟)的带通信号数学化并使其频谱以0Hz为中心的过程。通过一个一个正交采样的实例，我们知道正交采样方式的优点有：每个A/D转换的采样频率仅仅是标准的实信号采样频率的一半 在许多硬件实现时，工作在更低的时钟频率可以降低功耗对一个给定的采样频率fs，我们可以获得带宽更宽的模拟信号由于更宽的频率覆盖范围，正交序列可以使FFT的效率更高由于正交序列实际上是2倍因子过采样，这样使得信号自乘
通信系统中的数字上变频和下变频
通信系统中的数字上变频和下变频 数字上变频器(DUC)和数字下变频器(DDC)不仅仅是通信应用(如软件无线电)中的关键，而且在需要窄带信号高速流的应用中也是重要的。另外，DDC结构容易控制所有取样速率下的混淆防止分样。 让我们看看数字记录5MHz带宽(中心在50MHz)信号的问题。此信号可以是来自RF-IF模拟下变频器的信号或者是直接从天线接收的信号。为了满足尼奎斯特准则，我们需要以 105ms/s取样率取样此信号。然而，为了合理地捕获此信号，应该在较高的取样率(至少200ms/s)取样此信号。假设ADC为16位，在该速率下被取样的信号会产生400MB/s数据。也许更难办的是以这样高速率采集和存储数据缺乏商业可用的方案。大多数可用的PC基数字器仅能在大约几分之几秒内存储此数据。 数字下变频 DDC在持续时间期间可以数字记录RF信号。在此实例中，我们仅需要记录5MHz信号(中心频率50MHz)，而不是ADC的整个尼奎斯特带宽。DDC允许除去其余数据，并降低数据率。在现场可编程门阵列(FPGA)中实现时，简单的数字下变频分为3个性质不同的步：频率变换、滤波和分样(图1)。 频率变换和滤波 第1步是频率变换。5MHz频带需要降低变换到基带，靠乘或与载频(fc)正弦信号混频实现这种变换。用数字控制振荡器(NCO)数字产生正弦波。NCO通常也称之为本机振荡器(LO)，它可以在精确频率和相位下产生取样波形。 随着信号从50MHz变频到基带，信号拷贝也从50 MHz变频到100 MHz。基于此原因，新的基带信号必须滤波，去除较高频率的信号。然而，到此我们的任务没有完成。我们仍有1个在200ms/s取样的低频基带信号。传输额外不必要数据时不希望PC总线过载，我们重新取样信号来降低有效取样率。这靠分样实现，在规则的时间间隔内从数字化的信号中去除数据点。在此例中，取样从200ms/s下降到10ms/s，每20个取样去除19个取样。 防止混淆的分样 采用分样，数字化器的采集引擎继续以同样的最大速率进行取样。然而，仅有少量的采集点被存储、被取出和传输到PC，这降低取样率到所希望的水平。但是，此技术不是极简单的。 为便于说明，假定数字化器的最大取样率是100MS/s，使其尼奎斯特频率为50 MHz，而信号有两个分量：10 MHz基频和20MHz激励频率分量。若数字化器分辨率为14位，则在100MS/S总数据率是200MB/s，这远远高于PCI总线理论极限132MB/s。这是采用较低取样率(如25MS/s)的1个原因。现在尼奎斯特频率应该是12.5MHz。然而，20MHz频率分量混淆回到5MHz。现在，不可能告知信号实际上是否是5MHz信号或混淆到5MHz的另外较高频率信号(20MHz，30MHz，45MHz)。 解决此问题的1种方案是称之为防止混淆分样的增强分样技术。在此技术中，数字化器继续在100MS/s最高取样率下采集数据，但加1个低通数字滤波器，在分样前截止尼奎斯特频率(图2)。 正交数字下变频 图1所示DDC只适用于单维调制信号。这种信号的1个实例是AM无线电的双边带幅度调制信号，它用比实际所需两倍的带宽。这样的信号在低和高于载频是相同的。
线性调频信号脉冲压缩-数字下变频程序 DDC
线性调频信号脉冲压缩-数字下变频程序DDC clc; clear all; close all; B=5e6; %%信号带宽 f0=30e6; %中频 fs=40e6; %采样频率 fs1=(20/3)*1e6; %%抽取后频率 T=24.9e-6; %%时宽 k=B/T; fk=127; %%做DDC时的低通滤波器的阶数 fid=fopen('20090724fc1yindao4-0.dat','r'); sss=fread(fid,32*4096,'int16'); fclose(fid); figure(100);plot(sss);grid on;xlabel('点数');ylabel('幅度');title('32个周期信号时域波形');grid on; L=length(sss); N=4096; R=fix(L/N); for r=1:R ss(r,:)=sss((r-1)*N+1:1:r*N); end figure(1);plot(ss(R,:));xlabel('点数');ylabel('幅度');title('信号时域波形');grid on; %%%%%%%%%%%%%%% 低通滤波器%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ff=[0 1/8 1/4 1]; aa=[1 1 0 0]; b=firpm(fk,ff,aa); [h,w]=freqz(b,1,1024); % figure(2); % f=linspace(0,fs/2,1024); % plot(f/1e6,20*log10(abs(h)));xlabel('f/Mhz');ylabel('dB');title('低通滤波器的幅频响应');grid on; %%%%%%%%%%%%%%% DDC %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ddcs=zeros(R,N+fk); for r=1:1:R n=-N/2:1:N/2-1; si=ss(r,:).*cos(2*pi*f0*n/fs); sq=-ss(r,:).*sin(2*pi*f0*n/fs); I=conv(si,b);
从正交解调来理解IQ信号
1、假设我们信号处理要用的基带实信号： 0()()cos(2)x t a t f t π= 首先必须明确一个实信号()t x 的正频率分量所对应的信号()t z 是一个复信号，其实部为原信号()t x ，而其虚部为原信号()t x 的希尔伯特（Hilbet ）变换。()t z 被称为()t x 的解析表示，同时把()t z 的实部称为()t x 的同相分量，而把()t z 的虚部称为()t x 的正交分量。那么这个解析信号也就是我们常说的IQ 信号！！ 解析信号是我们做信号处理中优先考虑使用的信号，因为使用解析信号可以带来诸多的好处。那么上述信号对应的解析信号是： 00()()cos(2)()sin(2)z t a t f t ja t f t ππ=- 2、发射机发出的信号是调制后的实信号 ： 首先必须明确发射机发射的是实信号。实信号()t x 经过调制加上载频之后： 0()()cos(22)c s t a t f t f t ππ=+ 3、接收机处，为了得到有用信号的基带解析信号，用正交解调来处理中频信号： 正交解调也叫正交基带变换，将接收机的中频信号解调成基带解析信号【IQ 信号】。 ()()()()()()()00cos 2sin 2I Q Z t a t f t ja t f t Z t Z t ππ=+=+ 其中，()I Z t 和()Q Z t 分别为基带信号的同相分量和正交分量，或称I 路分量和Q 路 分量。 4、正交解调方法 现今，正交解调有许多方法，如FFT 法、希尔伯特变换法、数字内插法、直接数字混频法、直接乘x x cos /sin 法等。直接数字混频法与模拟解调原理一样，是理想的解调，相比其他方法而言，具有精度高、误差小的特点，但其电路复杂，要求高。希尔伯特法是在中频
从正交解调来理解IQ信号(可编辑修改word版)
1、假设我们信号处理要用的基带实信号： x (t ) = a (t ) cos(2f 0t ) 首先必须明确一个实信号 x (t )的正频率分量所对应的信号 z (t ) 是一个复信号，其实部为原信号 x (t )，而其虚部为原信号 x (t )的希尔伯特（Hilbet ）变换。 z (t ) 被称为 x (t )的解析表示，同时把 z (t ) 的实部称为 x (t )的同相分量，而把 z (t ) 的虚部称为 x (t )的正交分量。那 么这个解析信号也就是我们常说的 IQ 信号！！ 解析信号是我们做信号处理中优先考虑使用的信号，因为使用解析信号可以带来诸多的 好处。那么上述信号对应的解析信号是： z (t ) = a (t ) c os(2 f 0t ) - ja (t )sin(2f 0t ) 2、发射机发出的信号是调制后的实信号 ： 首先必须明确发射机发射的是实信号。实信号 x (t )经过调制加上载频之后： s (t ) = a (t ) cos(2 f 0t + 2f c t ) 3、接收机处，为了得到有用信号的基带解析信号，用正交解调来处理中频信号： 正交解调也叫正交基带变换，将接收机的中频信号解调成基带解析信号【IQ 信号】。 Z (t ) = a (t )cos (2 f 0t ) + ja (t )sin (2f 0t ) = Z I (t ) + Z Q (t ) 其中， Z I (t ) 和 Z Q (t ) 分别为基带信号的同相分量和正交分量，或称 I 路分量和 Q 路 分量。 4、正交解调方法 现今，正交解调有许多方法，如 FFT 法、希尔伯特变换法、数字内插法、直接数字混频法、直接乘sin x / cos x 法等。直接数字混频法与模拟解调原理一样，是理想的解调，相比 其他方法而言，具有精度高、误差小的特点，但其电路复杂，要求高。希尔伯特法是在中频
多采样率数字信号处理及其MATLAB仿真
万方数据
多采样率数字信号处理及其MATLAB仿真 作者：黄硕， 魏亚楠， 安永丽 作者单位：唐山钢铁股份有限公司,唐山,063016 刊名： 科技资讯 英文刊名：SCIENCE & TECHNOLOGY INFORMATION 年，卷(期)：2009，(23) 引用次数：0次 参考文献(3条) 1.杨小牛.楼才义.徐建良软件无线电原理与应用 2005 2.李忠琦.凌翔.胡剑浩软件无线电架构研究[期刊论文]-电信科学 2007(7) 3.尹健华试论软件无线电技术及其应用[期刊论文]-企业技术开发(学术版) 2007(8) 相似文献(10条) 1.学位论文赵启敏中频采样技术的分析与研究2004 该课题结合数字软件化雷达的研制,研究了数字软件化雷达中频采样技术的实现以及对雷达主要技术指标的影响.该论文针对传统模拟相参正交采样技术存在的不足,论述了基于A/D变换和数字下变频的中频采样方法,并在此基础上设计了中频采样数据采集卡,并对该硬件进行了调试和试验,试验结果证明,中频采样技术比传统模拟相参正交采样技术更具优势,较好的解决了传统模拟相参正交采样中存在的幅相误差问题,以及该采集卡具有小的孔径抖动,可以满足中频采样的要求.该论文在中频采样技术中首先研究了数据采集技术对雷达性能的影响,接着根据目前数字下变频器件自身的限制不能适应高速数据流的问题,详细研究了利用欠采样技术的镜频加数字下变频实现解调的方法,以及一种利用多速率信号处理技术将抽取和滤波提前的数字下变频的高效结构,通过仿真证明此两种方法都能较好的解决硬件本身限制与高速数据流不匹配的问题,并通过分析得出此数字下变频的高效结构的运算量大大低于传统数字下变频的运算量.此外该论文还着重讨论了孔径抖动对雷达各项性能的影响. 2.期刊论文张明珊.孟利民.ZHANG Ming-shan.MENG Li-min基于频域采样技术的软件无线电接收机-浙江工业大学学报2005,33(1) 目前软件无线电面临的一个难题是如何对高工作频带内的射频信号进行直接模/数转换.利用频域采样技术提出了一种接收信号进行处理的方法,并用数学理论证明了它的可行性,最后还给出了软件无线电接收机模型.其关键思想是提取接收信号的频域成份,然后在频域中对信号进行处理.这种方法大大降低了A/D转换器的要求,从而使得实现软件无线电接收机成为可能,对当前微电子工艺下的软件无线电系统设计带来很大的理论意义和实用价值,而且克服了传统Rake接收机的一些缺点,特别适合于多径丰富的无线环境. 3.学位论文杨清海软件无线电的功能实现2001 1992年，JeoMitola提出了软件无线电的概念，很快引起了国际通信界的关注。软件无线电结构的关键是在尽可能靠近天线的地方使用宽带A／D和 D／A变换器，将尽可能多的无线电功能用软件来定义，从而实现电台在各种网络中的通用性及电台功能升级换代的连续性，软件无线电已成为无线通信的一个主要发展方向。特别是近年来，软件无线电已经不再仅仅局限于军事方面，在GSMMOU会议中，软件无线电被描述成GSM继续发展进步的基础，甚至被称为第三代（3G）全球移动通信实现的技术基础。本文主要探讨软件无线电思想在接收机设计中的应用，论证了系统硬件实现方案和软件实现方案。重点讨论了用到的信号采样技术和数字信号处理技术，包括多速率信号处理、FIR滤波器的多相结构、低通滤波、免混频正交解调和信号的带通采样技术。最后优化了解调算法，利用我们的试验平台实现了AM、FM、SSB和ASK、FSK、PSK信号解调。 4.学位论文洪亮高速并行交替采样ADC系统的研究与实现2009 模数转换器(ADC)是数字信号处理系统的关键组成部分，广泛应用于通信、雷达、测试仪器等领域。随着超宽带雷达技术研究的深入和软件无线电技术的发展，对ADC的速度和精度的要求越来越高，ADC已经成为现代信号处理的瓶颈。在给定的工艺下，ADC工作的最大采样速率受限于它的分辨率，单片ADC芯片很难同时满足高速高精度的要求，而并行交替采样ADC(TIADC)结构是突破这一瓶颈的有效方法之一。 这种方法在前端利用M片采样率为fs/M的ADC并行交替采样，在后端进行拼接使得整个系统的采样率达到fs。然而受到制造工艺的局限，通道失配误差如偏置误差、增益误差、时间偏差和带宽失配误差的存在，将严重降低系统的信纳比(SINAD)和无杂散动态范围(SFDR)。 本论文主要包括三方面的工作。首先，深入研究了并行交替采样技术，对TIADC结构的通道失配误差进行了全面的分析，特别是对带宽失配误差进行了建模分析，给出了四种通道失配误差联合作用于信号的信号频谱，以及系统设计时误差的容忍范围。 其次，通过合理的近似，提出了通道失配误差的测量算法和联合校正算法，其中关键的是时间偏差和带宽失配误差的联合估算与校正，它是在周期非均匀采样信号完美重构基础上提出来的，并通过仿真验证了算法的有效性。 最后，设计了一个基于并行交替采样技术的12bit420MSPS的高速数据采集系统，该系统由两片12bit210MSPS的AD9430组成。其中，结合系统设计进行的信号完整性分析对高速电路的设计具有一定的指导意义。 5.期刊论文王宏.刘丽.宋晓峰.WANG Hong.LIU Li.SONG Xiaofeng基于频域采样技术的软件无线电接收机-现代电子技术2006,29(23) 目前软件无线电面临的一个难题是如何对高工作频带内的射频信号进行直接模/数转换.利用频域采样技术提出了一种接收信号进行处理的方法,并用数学理论证明了他的可行性,最后还给出了软件无线电接收机模型.其关键思想是提取接收信号的频域成份,然后在频域中对信号进行处理.这种方法大大降低了A/D转换器的要求,对当前微电子工艺下的软件无线电系统设计有很大的理论意义和实用价值,而且克服了传统Rake接收机的一些缺点,特别适合于多径丰富的无线环境. 6.学位论文李裕多信道软件无线电接收机实现技术研究2003 软件无线电的基本思想是将宽带A/D及D/A尽可能靠近天线,将无线电台的各种功能在一个开放性、模块化的通用硬件平台上尽可能多的用软件来实现.软件无线电已成为移动通信中的关键技术之一.本文主要研究了软件无线电接收机中的相关理论及实现方案并进行了相应的系统仿真.本文首先深入讨论了软件无线电接收机的基本理论:采样技术、多速率信号处理和调制解调算法.在此基础上研究了下变频技术和带通采样技术在并行多信道接收机中的应用,提出了利用CIC,HBF和FIR级联设计下变频器的方案,并完成了系统仿真.然后深入研究了多相滤波技术在信道化接收机中的应用,推导和建立了实信号接收机的数学模型,给出了真实信道中心频率和带宽的计算公式,简要分析了算法复杂度,最后完成了基于此模型的4信道软件无线电接收机的系统仿真.本文所建立的两个系统作为后续研究的基础平台,可以利用其移植各种通信系统,并分析系统性能,具有一定的应用价值.
数字下变频
因为最近在做宽带数字信号的数字下变频，所以重点看了这一方面的论文。下文重点对IEEE 上的一篇论文Real-time wideband DDC based on parallel architecture in synthetic instrument 做了个读书笔记，并对自己在这方面的工作做了一个小结。 主要内容：这篇论文主要解决宽带数字中频信号处理过程中的一些问题，并行处理结构可以有效的降低采样率，多通道并行处理则可以有效降低处理成本。该论文介绍了数字下变频技术，分析了多种数控振荡器导致输出相位的不同，并总结了减少信噪比的误差因素，提供了特殊工程设计的指数分布依据。 图1DDC总体结构 原理：数字下变频器(D DC)是接收机A／D变换后，首先要完成的处理工作，一般的DDC 由本地振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用：其一是把中频信号变为零中频信号；其二是降低采样率。从频谱上看，数字下变频将A/D采样后信号从中频变换,到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行数字滤波滤除不需要的频率分量。NCO，混频器，数字滤波器速率要等于采样率，采样率低于600MHz，很难实时的在FPGA中进行处理。 结构： NCO：产生正余弦序列，即I/Q两路信号。 CIC滤波器，适用于系统中的第一级抽取和进行大的抽取因子的抽取工作，并降低速率。FIR滤波器，完成对整个信道的整形滤波。 DDC主要有三种实现途径：采用专用芯片、自制专用芯片、基于DSP或FPGA等通用芯片。论文主体： 1.并行处理结构:抽取滤波器模块通过多相滤波器结构降低采样率和实现低通滤波。 图2 DDC并行处理结构
基于FPGA的DDC(数字下变频)设计与实现
基于FPGA的DDC(数字下变频)设计与实现
微系统设计、测试与控制 课程大作业之 基于FPGA的DDC（数字下变频） 的设计与仿真
摘要 (1) ABSTRACT (2) 第一章绪论 (3) 1.1 数字下变频（DDC）研究背景 (3) 1.2 DDC概述 (4) 1.3 本文研究内容和结构安排 (5) 第二章数字下变频（DDC）基础理论 (7) 2.1 数字下变频器 (7) 2.1.1 数字变频的基本原理与结构 (7) 2.1.2影响数字变频器性能的主要因素7 2.2 数字信号采样理论 (8) 2.2.1低通信号采样理论 (8) 2.2.2 带通信号采样理论 (9) 2.3 数字正交检波 (10) 2.3.1 低通滤波法 (10) 2.3.2 多相滤波结构变换法 (11) 2.4 多抽样率数字信号处理理论 (13)
2.4.1 整数倍抽取和内插 (13) 2.4.2 多抽样率系统的恒等变换 (16) 2.4.3 多相滤波结构 (17) 2.5 相关算法介绍 (19) 2.5.1 CORDIC算法 (19) 2.5.2 FIR滤波器 (21) 2.6 本章小结 (22) 第三章数字下变频（DDC）各模块设计 (23) 3.1 数字下变频的基本实现方案 (23) 3.2 基于DDS的数控振荡器的设计 (23) 3.2.1 混频器模块设计 (23) 3.2.2 DDS的特点 (25) 3.3抽取滤波 (27) 3.4 本章小结 (29) 第四章数字下变频器设计验证和逻辑综合 (30) 4.1基于DDS的数控振荡器的仿真和验证30 4.2 FIR滤波器的仿真和验证 (32)
【高速中频采样和数字下变频的研究】第九章 数字下变频的设计
第九章数字下变频的设计 数字下变频又称数字I、Q复解调。它广泛应用于雷达、声纳和无线电接收机中。数字下变 频的原理已经在第一章和第八章得到阐述。在本章中先介绍主要的数字下变频芯片，然后介绍 数字I、Q复解调板的设计。 第一节主要的数字下变频芯片 对于不同的厂商，数字下变频（digital down converter）芯片有时又被称为数字解调器（digital tuner）或数字接收信号处理器(digital receive signal processor) 。目前世界上生产数字下变频芯片 的厂家主要有GrayChip、Harris Semiconductor、Analog Device、National Semiconductor等，其 中GrayChip公司虽然是一个小公司，但它却是一个专门生产数字下变频ASIC芯片的专业公司。 其生产的品种多、功能全、是选择数字下变频芯片的首选公司。Harris公司生产数字下变频芯 片的历史也较长。由于其具备产生高速A/D变换器的功能，所以其数字下变频芯片和ADC芯 片配合良好，可以配套使用。由于软件无线电技术的发展和市场对数字接收机的大量需求，近 几年来，半导体芯片的头号厂商Analog Device和National Semiconductor也涉足数字下变频芯 片市场，并且发展势头非常迅猛。特别是生产ADC芯片的龙头老大Analog Device公司，凭借 其雄厚的模拟和数字电路芯片的设计和生产技术，开发了先进的数字接收器芯片AD6620和 AD6624。与此同时，Analog Device公司还将其新一代中频A/D转换器芯片和DSP芯片与其数 字下变频芯片相结合，提出了多套完整的数字接收机的完整解决方案。表9-1-1是市场上常用的 数字下变频芯片。 表9-1-1 常用的数字下变频芯片的对照表 名称AD6620 HSP50214 CLC5902 GC1012A 生产厂家ADI Harris NS Graychip 输入数据宽度16bit 16bit 16bit 12bit 输入数据速率65MHz 52MHz 52MHz 80MHz NCO精度0.02Hz 0.02Hz 0.02Hz 0.1Hz CIC5 CIC4 无 CIC滤波器CIC2 CIC5 固定系数FIR 系数FIR RAM系数FIR1， FIR滤波器 RAM 系数FIR RAM FIR2 随着软件无线电的发展，通信、雷达、声纳等领域将需要更多的数字下变频芯片，从而也 会出现更多的新芯片和厂家。 9-1-1. 窄带数字下变频芯片AD6620 AD6620数字接收器芯片主要由四部分组成，如图9-1-1所示，包括一个频率转换部分（NCO 和混频器）、两个固定系数的抽选滤波器、一个程控系数的抽选滤波器。
用fpga实现数字下变频
用FPGA实现数字下变频 杨力生，谭晓衡，杨士中 (重庆大学通信工程学院，重庆 400044) 摘要：在接收信号的数字化、软化的实现中，数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构，然后详细分析了数字下变频的工作原理，描述了在实现数字下变频时，设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后，用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统，用测试电路实测了数字下变频的性能。 关键词：数字下变频器；FPGA；CIC数字滤波器；多相滤波器 Realize Digital Downconversion by FPGA YANG Li-sheng, TAN Xiao-heng, YANG Shi-zhong (Communication Engineering School, Chongqing University, Chongqing400044, China) Abstract: Digital downcoversion plays a key role in the digitized and software-oriented process of the received signal. First, the architecture of the digital downconvertor (DDC) is introduced.Then the operational principle of DDC is analysed.At the same time, the efficient structure of digital filter is described in which DDC is adopted.Finally, the performance simulation results of the DDC is given by Simulink, and on this base,the perfomance of DDC is tested with the FPGA devoloping system of Insight corp. Keywords:Digital downcovertor; FPGA;CIC digital filter;Polyphase filter 一、序言 在数字接收机中，数字下变频器（DDC）一般执行信道的访问功能。DDC接收经过高速采样的中频信号，将所需的频带下变为基带。现代基站收发器为了支持多载波环境或实现下变频，以便将很多窄带信道组合成一个宽带的数字信号，常常需要大量的DDC。DDC通常位于信号处理链的前端，靠近A/D,一般要求DDC 支持100 MSPS以上的采样率。 数字下变频由数字振荡器、数字乘法器、数字滤波器三部分组成,其组成的系统框图如图1所示。