微电子器件原理-第8章 短沟道MOSFET

8.2.2 n=1时的解析解（续）
• 采用薄层电荷近似
•
Qi (V ) Cox (Vg Vt mV )
（3.24）（3.75）
• 积分（3.74）式得：
•
I ds
2 eff C ox (W / L)[(V g Vt )Vds (m / 2)Vds ] 1 ( eff Vds / sat L)
侧向电场与侧向距离的模拟结果
--长沟和短沟器件
在长沟器件中，侧向电场可以忽略，耗尽层电荷主要受栅电压 控制，短沟器件中，侧向电场则很大
侧向电场与侧向距离的模拟结果
--低和高漏电压
随着侧向电场的的加强，源--漏控制耗尽层的电荷密度增加，同时 栅控制耗尽层的电荷密度降低。并且略微小于离化的电荷浓度，。
（A6.8）
8.2 速度饱和
• 8.2.1 速度与电场的关系
• 8.2.2 n=1时的解析解 • 8.2.3 饱和漏电压和电流 • 8.2.4 速度饱和点 • 8.2.5 速度过冲
I-V特性曲线的实验结果
虚线：长沟L=0.95m；实线：短沟 L=0.25m
Vdsat (Vg Vt ) / m
•
I dsat CoxW sat (Vg Vt )
1 2 eff (Vg Vt ) /(m sat L) 1 1 2 eff (Vg Vt ) /(m sat L) 1
（3.78）
• 不考虑速度饱和效应时： •
I dsat
2 W (V g Vt ) eff C ox L 2m
短沟道效应定义
• 当沟道长度缩小时，MOSFET（指n
MOSFET）的阈值电压减小。
测量的n MOSFET阈值电 压与沟道长度的关系
测量p MOSFET的阈值电 压与沟道长度的关系
8.1.1二维等电势线和电荷
共享模型
模拟的等电位线-长沟MOSFET；Vd=3V
模拟的等电位线--短沟MOSFET；Vd=3V
dV ( y ) dV ( y ) Qi ( y ) W eff Qi (V ) dy dy
（3.8）
• •
•
I ds WQ i (V )
eff dV / dy 1 ( eff / sat )dV / dy
（3.72）
dV / dy E 0
• 电流连续要求Ids为常数，并且与y无关，重新整理（3.72）式得：
n是载流子速度趋于饱和时的测量值。
EC：临界电场强度；当电场强度大于或等于临界电场场强度时，要考虑 速度饱和效应。 eff E 低电场强度时 当E时， sat eff EC ，因此， EC sat / eff （3.71）
有效迁移率是有效电场强度或垂直方向电场前强度的函数；饱和速度是 常数与有效电场强度无关；因此，临界电场强度是有效电场强度的函数。
（3.23）
计算的饱和电流与Vg-Vt的关系曲线；
实线：考虑速度饱和；虚线：没有考虑速度饱和
讨论
• 考虑速度饱和效应时的漏饱和电流<没有考虑速度饱和效应时的
漏饱和电流；
• 长沟道器件，两种计算结果差别不是很大，当 Vg Vt m sat L / 2 eff 时（3.78）式变为（3.23）式；
电荷上式变为：
E x E y qN a x y Si Si
E x i / x
（3.64）
• 垂直方向的电场 ：
• qNa 可以分成两部分，一部分受栅压 Si E x / x 控制；另一部 分受源、漏电压 Si E y / y 控制 。
•
结论：当垂直方向的电场较大时，有效迁移率降低，但达到饱和
速度的临界电场强度增加。相似的，空穴的临界电场强度 比电子的要大，因为空穴的迁移率比电子的小。
8.2.2 n=1时的解析解
•
I ds ( y ) W eff
• 用（3.70）式取代（3.8）式中的低场漂移速度-effdV/dy， （3.8）式变为：
m 1
0 Si / Wdm
C ox
1
3t ox Wdm
（3.67）
把（3.67）代入（3.66）式得：
Vt 8(m 1) bi ( bi Vds )e L / 2 mWdm
（3.68）
如果源、漏结深大于栅耗尽层厚度，上述近似结果很好地描述阈 值电压的降低。短沟器件最小耗尽层厚度比长沟器件大， 如果短沟效应不是太严重，可以用长沟器件的值。
I ds
eff I ds dV ( eff WQ i (V ) ) sat dy
（3.73）
8.2.2 n=1时的解析解（续）
• 两边乘以dy，从y=0到y=L，V=0到Vds积分得：
•
I ds
eff (W / L) Qi (V )dV
0
Vds
1 ( eff Vds / sat L)
第八章 短沟道MOSFET
第八章 短沟道MOSFET
• 8.1 短沟道效应
• 8.2 速度饱和 • 8.3 沟道长度调制 • 8.4 源漏串联电阻 • 8.5 MOSFET击穿 • 8.6尺寸缩小原理
8.1 短沟道效应
• 8.1.1二维等电势线和电荷共享模型
• 8.1.2漏感应势垒降低（DIBL） • 8.1.3二维Poisson’s方程 和侧向电场 • 8.1.4短沟阈值电压的解析表达式
衬底或阱掺杂浓度及沟道长度 的设计原则
• 为了避免短沟效应太严重，在CMOS中，衬底或阱掺杂浓度的选 取原则是：最小沟道长度，Lmin，大约是Wdm的2~3倍。 • 最小沟道长度大于源、漏耗尽层宽度之和。Lmin WS+WD
•
WS
2 Si bi qN a
（A6.7）
•
WD
2 Si ( bi Vds ) qN a
模拟的长沟和短沟MOSFET的等电位线
长沟道与短沟道MOSFET的关键区别在于短沟道MOSFET 耗尽区的等电位线是二维的而长沟的则是一维的。
长沟与短沟MOSFET等电位线不同的原因
• 长沟MOSFET器件源、漏之间的距离较远，源、漏耗
尽层彼此分离，不影响栅下面的电场；但是，在短沟 MOSFET源、漏之间的距离与耗尽层垂直方向的宽度 可以相比拟，因此，对能带的弯曲有影响，对栅下面 的电场也有影响。
由于梯形下面的面积较小，因此，它的阈值电压也相应的减小。
8.1.2漏感应势垒降低 （DIBL）
表面势与侧向距离的关系
三种情况栅电压相同
（a）长沟MOSFET； （b）低漏电压短沟 MOSFET； （c）高漏电压短沟 MOSFET
漏感应势垒降低的原因
• 在长沟道时，表面势只被栅电压控制，源和漏电场仅仅影响沟道末端， 而在短沟道时，源和漏的电场不仅影响沟道末端，也影响沟道的中间。 它使源和漏之间的势垒降低，电流增加，即阈值电压下降。漏电压愈大， 阈值电压下降愈大。 由于沟道很窄，使漏结电场与源结相耦合，当VDS高到一定程度时，漏 的结电场就会影响源PN结势垒，使之降低。
栅控制电荷密度与垂直距离的关系
当源漏电压增加时，栅控制电可密度比长沟道值降低，即使耗尽
层宽度略微加宽，但电荷密度的积分也下降，因此阈值电压降低。
8.1.4短沟阈值电压的解析表达式
• 水平方向：沟道长度L；垂直方向：氧化层厚度tox，耗尽层宽度Wd • 为了消除Si—SiO2界面 i / x 的不连续性，用与Si同样介电常数，3 倍氧化层厚度取代SiO2介质（因为Si的介电常数是SiO2介电常数的3 倍）。这样整个长方形区可以处理为同样介电常数，高度为：Wd+tox， 当氧化层厚度与耗尽层厚度差不多薄时，近似很好。 • 边界条件：源端电势：bi； 漏端电势：bi +VDS； 中性p区电势：0；
（3.81）
8.2.4 速度饱和点
• 由（3.75）式，在速度饱和时：
Qi ( y L) Cox (Vg Vt mVsat )
（3.82）
• 把（3.77）式代入（3.82）得： •
Qi ( y L) Cox (Vg Vt ) 1 2 eff (Vg Vt ) /(m sat L) 1 1 2 eff (Vg Vt ) /(m sat L) 1
• 随着沟道长度的缩短，两者的差别变大；当L0时，（3.78）
式变为速度饱和限制电流
I dsat CoxW sat (Vg Vt )
（3.80）
• 注意：这时的饱和电流与沟道长度无关，只与Vg-Vt成正比，而 不是与它的二次方成正比。 • 对于很短的沟道长度，饱和电压为： •
Vdsat 2 sat L(V g Vt ) / m eff
8.1.3二维Poisson’s方程 和侧向电场
二维Poisson’s方程
• 在短沟MOSFET中，侧向电场扮演着重要的角色，可以通过求
解二维Poisson’s方程得到：
2 i 2 i Si x 2 y 2
（3.63）
• 在耗尽区，可以忽略可动电荷，对于nMOSFET只有离化的受主
在2B阈值条件下，耗尽层厚度 与均匀掺杂衬底掺杂浓度的关系
衬底反偏时的短沟道效应
• 衬底反偏时，（3.66）式变为：
24t ox Vt bi ( bi Vbs Vds )e L / 2(Wdm 3tOx ) Wdm
bi bi Vbs
• 衬底反偏时，短沟效应加重
电荷共享模型描述
• 长沟道Fra Baidu bibliotek，栅下面的电荷：
QB Wdm L
• 短沟时，栅下面的电荷正比
与梯形的面积：
QB Wdm ( L L) / 2
Vt V fb 2 B
4 Si qN a B C ox
P型衬底
QB Vt V fb 2 B WLC ox
• 当VDS大到一定程度后，微小
器件的亚阈特性增加，即使 在关态器件仍具有相当大的 Ioff ；
长沟和短沟器件在低和高 漏电压时的亚阈特性
• 如果此时Ioff已接近或超过定 义的开启电压，则器件穿通。
DIBL对器件性能的不利影响
• 影响器件的成品率
• 使器件的亚阈区性能退化 • 深亚微米器件的设计中要避免或抑制DIBL效应 • 可以通过解二维泊松方程加以分析 • 器件模拟程序
•
•
• • • •
是器件二维效应与强电场结合的产物
VDS增加会使源漏势垒下降 沟道长度缩短会使源漏势垒下降 结果：Vt下降（因为源漏势垒下降了，就可用较低较低栅压使器件开启） 源漏穿通：发射电流加大并以扩散形式到达源端，不受栅压控制
DIBL对亚阈特性的影响
• VDS增加Vt减少使亚阈特性向
左偏移，从而使相应的Ioff （ VGS =0时的IDS ）增加；
（3.76）
8.2.3 饱和漏电压和电流
• 由（3.76）式 解dIds/dVds=0得饱和漏电压：
•
Vdsat
2(V g Vt ) / m 1 1 2 eff (V g Vt ) /(m sat L)
（3.77）
• 小于长沟道饱和电压( Vg-Vt)/m
• 把（3.77）式代入（3.76）式得：
W L
（3.74）
• 长沟道器件： I ds eff

Vds
0
[Qi (V )]dV ( y)
（3.10）
/ eff • 如果沿沟道方向的平均电场Vds/L小于临界电场强度 EC sat 时，
速度饱和效应可以忽略；如果沿沟道方向的平均电场Vds/L与临 界电场强度接近时，速度饱和效应不能忽略，漏电流减小。
• 对于n+-p结：bi =Eg/2q+B • bi 0.8—0.9eV
（2.37）
短沟阈值电压的解析表达式（续）
•
24t ox Vt bi ( bi Vds )e L / 2(Wdm 3tOx ) 阈值电压的减小： Wdm
（3.66）
• 如果L不是很短，体效应系数：
• 原因：在短沟器件中，由于 速度饱和，在较低的漏电压 时，漏电流很可能达到饱和。 即：在电压达到饱和之前， 速度饱和，电流饱和。
8.2.1 速度与电场的关系
• • 半经验公式：

eff E
[1 (| E | / EC ) n ]1 / n
（3.70）
•
• • • •
电子：n=2； 空穴：n=1；