USRP研究报告

1.问题陈述 (2)

2. 解决方法,结果及分析 (2)

3. 参考文献 (8)

1.问题陈述

The Universal Software Radio Peripheral (USRP)为软件无线电的研究提供很好的硬件平台.SDR组的大量研究都是基于GNU Radio的开发实现.USRP是由ettus公司研制开发的能够完成多项无线通信的板卡.该板的功能比较强大,而且使用也相对比较复杂(结合软硬件的编程以及对硬件理论的要求都比较高),对部分问题的掌握还不够扎实.该研究报告主要针对前段时间学习中的遇到的问题, 以期更好的掌握板卡的性能,更好的学习和研究.

2. 解决方法,结果及分析

The Universal Software Radio Peripheral (USRP)是GNU Radio最重要的硬件。基于GNU Radio和USRP的组合，用户可以构建各种具有想象力的软件无线电应用。

接下来我们从不同的方面对USRP进行分析.

概述

图 1 Universal Software Radio Peripheral

如图1所示，一套USRP由一块主板（Motherboard）和最多四块子板（Daughter Board）搭配构成。主板的主要功能为中频采样以及中频信号到基带信号之间的互相转换。子卡的功能在于射频信号的接收/发送以及到中频的转换。子卡有多种类型，分别覆盖不同的射频频谱范围，且具有不同的收/发能力和增益。

主板主要由以下几个部分构成：

1.AD/DA芯片：USRP采用两块Analog Device的AD9862芯片，每块可分别提供两路

12bit，64MSample/s的AD变换和两路14bit，128MSample/s的DA变换。那么一块主板可提供4路ADC和四路的DAC，也即收/发各两路的复采样。此外DAC单元还集成了数字上变频（DUC）功能。

2.FPGA：FPGA有两个主要功能：将DAC采来的中频信号进行数字下变频（DDC）,变换

到基带，并通层叠梳状滤波器（Cascade Intergrator-Comb，CIC）对样值进行可变速率的抽取以符合用户对信号带宽的要求。FPGA中同时也实现了针对DAC的插值率波的功能；另一个功能是作为路由器，协调适配各路ADC，DAC和USB 2.0接口之间的数据交换。

B 2.0接口：USRP采用USB 2.0接口与PC机连接。最高可达到32MByte/s的数

据传输速率。如果AD和DA分别采用12 bit和14 bit的采样精度，那么每个实采样点占用 2 Bytes，每个复采样点占用 4 Bytes。如果以一路复数采样进行单收或单发，则最高可达到32M / 4 = 8M复采样每秒，即最高发送或接收8MHz带宽的信号。ADC和DAC始终分别以64M和128M的速率进行采样，用户实际获得的采样速率是通过设置抽值率或插值率得到的。

晶振.频偏

首先讨论关于母板与子板的晶振,以及收发母板之间的频率偏移问题.

USRP母板的标称晶振频率为64MHz,, AD/DA芯片的时钟分别是64M和128M, 此频率可以通过倍频之后送到各个子板作为参考频率.最终产生每个子板所需要的载波频率.USRP母板的晶振是有源的,其内部没有所谓的DSP内部振荡器,其信号质量比较好,而且相对也比较稳定.所有的母板的标称频率都是64MHz.而子板需要产生的频率是多种多样,其产生大多是通过母板频率倍频产生,那么为什么需要所有的子板频率的产生都采用母板晶振作为参考频率(参考时钟),而不直接在子板上用载波频率的晶振呢?主要有两个方面的原因:首先:采用参考信号进行倍频的DSP只是需要配置PLL(锁相环)周边电路(主要是隔离和滤波),实现简单;而

20MHz以下的晶体晶振基本上都是基频的器件，稳定度好，20MHz以上的大多是谐波的（如3次谐波、5次谐波等等），稳定度差，倍频用的PLL电路需要的周边配置主要是电容、电阻、电感，其稳定度和价格方面远远好于晶体晶振器件,所以采用倍频方式得到的频率更加稳定.其二,同一母板的多个子板之间通信如果有相同的晶振作为时钟,可以减小同步的考虑,使得设计更加简单方便.

所有子板中只有Flex400, Flex900, Flex2400三种子板具有独立的晶振,厂商这样作主要是为了最小化相位噪声而设计的.当然我们的系统中为了实现MIMO等设计,在板卡的配置上有些改变,将同一母板上的所有子板采用同一母板晶振.也就是要让子板的独立晶振disable.同时将母板FPGA的时钟输出作为子板晶振输出.

下面说说倍频的原理及电路图吧.

图2 倍频电路原理图

如图2为PLL倍频电路原理,这里不具体分析倍频的具体细节,我们只需要知道由晶振产生一定的低频频率之后送入PLL进行倍频是现在电子技术中产生多频率,高稳定频率的重要方法.其具体实现就是通过一些简单的电容电阻电感的作用来产生.具体细节请参考 : /user1/2190/archives/2006/22158.html

/ART_8800372111_499101.HTM

倍频的产生主要依赖于PLL设计电路的精确及稳定度.这在现代电子技术中是很好得到满足的.即倍频电路可以很准确的倍频或分频,产生很小的倍频误差.

测量办法 :发送端以800e3的速度交替发送+1和+j信号,接收端每隔ninput_item[0] (默认为3584)平均得到一次频偏值,而为了更大范围获取各种频偏值,我们每隔一千个样本抽取一个样值作为最终样本值.(下同)

2000

2500

3000

3500

4000

4500

F r e q e n c y o f f s e t (H z )

T

图3 USRP Set#635发, USRP Set#636收收 频率偏移曲线(不同时刻)

时间轴单位可以理解为: 3584/800 = 4.48s(下同)

上图在不同时刻,对两块母板板(称为USRP Set#635和USRP Set#636,即USRP Set#635发

Set#636收)的两块FELX2400子板进行频率偏移的测量,可以看出,在开电出,频率偏移随着时间的变换而层上升趋势,但是一旦时间足够上(大约5分钟之后),频率偏移将稳定在一个固定值范围内(上图为4k 左右).这说明晶振受到温度的影响还是相对比较大的,即温度越大,晶体振动速率越快.不过一旦温度相对稳定之后,频偏将稳定到一个固定值.两次测量的结果大体相同,所以在实际系统进行频偏测量的时候,需要USRP 卡预热完成之后进行测量,这样可以得到一个相对比较稳定的频差值(小于1KHz).

2000

2500

3000

3500

4000

4500

5000

F r e q u e n c y o f f s e t (H z )

T

图4 母板USRP Set#635发,母板USRP Set#636收 频率偏移曲线(不同子板)