6.3主从RS触发器

Q RD
Q SD
Q2 Q2 RD 从 SD R2 CP2 S2 Q1 Q1 RD 主 SD R1 CP1 S1
在CP=1期间，主触发器工作， & 其输出状态Q1n+1随着输入信号R CP R S 和S的变化而改变。但从触发 (a) 器被时钟封锁，它的输出不变。则主从RS触发器状态仍 保持不变。即Qn+1=Qn 。
但在置“0”和置“1”时，电路的输出状态仍以不定 状态的方式过渡；当输入触发信号均有效时，以反态形 式确定，没有约束条件。
5.状态转换图和时序波形图 主从D、T触发器的状态转换图和同步D、T触发器 的相同。波形图画法如图5.3.9所示。
CP D Q 图5.3.9
CP T
Q 主从D、T触发器波形图画法
Q
G1 A
●
Q
≥1 G2 C & D
●
≥1
&
B
Q J RD CP K
SD
G3
S
&
R
G4 &
逻辑符号
J CP K 图 5.3.10 负边沿 JK 触发器逻辑电路和逻辑符号
CP=1期间，与或非门输出为： Qn+1=Qn+JQn=Qn ； Qn+1=Qn+KQn=Qn 。 所以，触发器状态保持不变。和与非门G3、G4的输出无关.
Q RD Q SD
Q2 Q2 RD 从 SD R2 CP2 S2 Q1 Q1 RD 主 SD R1 CP1 S1
&
CP
R
(a)
S
图7.3.1
主从RS触发器原理电路
是由两个相同的同步RS触发器串联组合而成，分别 称为主触发器和从触发器。主触发器和从触发器的时钟 信号总是反相的。
Q Q Q Q Q Q Q Q
Q RD
Q SD
Q2 Q2 RD 从 SD R2 CP2 S2 Q1 Q1 RD 主 SD R1 CP1 S1
&
CP
R
(a)
S
交接：主触发器 按信号流程，主触发器 主触发器 主从触发器 Q1和从触发器 Q1交给从触发器 Q 如何工作 Q Q 在先， 串联接力工作， ？ Q 从触发器 1 2 2。且必 Q2在后，仔细研究可以找到交接之处！！ 好象交接不畅通 须是工作时交接！！ ? 如何解决 ?
R CP S ∧
R CP S ∧
R CP S ∧
R CP S ∧
(a)
(b) (c) 图7.3.2 主从RS触发器的逻辑符号
(d)
２．工作原理
下面对图7.3.1所示的电路进行分析。对应的逻辑符 号见图7.3.2(b)。
在CP=0期间，主触发器被时 钟信号封锁，从触发器的输入
态不会改变，则主从RS触发器的 输出状态保持不变。即Qn+1=Qn。
在CP从1到0(下降沿)时刻，主从D触发器工作。 在CP从0到1(上升沿)时刻，主从T触发器工作。
在CP从1到0(下降沿)时刻，主从T触发器工作主锁 定不工作仍保持原态不变。即Qn+1=Qn。 ２．特性表和特性方程
D、T触发器特性表见表性5.3.2。
表5.3.3 主从D触发器特性表 CP 0 1↑ ↓ Qn × × × D Qn+1 × 0 1 说明 Qn 锁定保持 0 置“0” 1 置“1”
表5.3.4 主从T触发器特性表 CP 0 1↓ ↑ Qn × × × T × 0 1 Qn+1 说明 Qn 锁定保持 Qn 保持 Q n 反态
Qn+1=D ３．动作特点和缺陷
Qn+1=TQn+TQn
只在时钟信号每个周期内的有效沿时刻动作(要么是 时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能 力有所提高。
CP
R
S t0 时刻
２．特性表和特性方程
这种主从RS触发 器只在时钟信号的下 降沿时刻工作，输出 状态的更新遵循基本 RS触发器逻辑原理。 根据以上分析结果列 特性表5.3.1。
表5.3.1 主从RS触发器特性表 CP Qn R S Qn+1 说明 0 1 ↑ × × × Qn 锁定保持 × 0 0 Qn 保持 1 × 0 1 置“1” ↓ 0 × 1 0 置“0” × 1 1 1* 不定态
表5.3.2 CP
主从JK触发器特性表 Qn J K Qn+1 说明
01↑
↓
× × ×
× ×
×× 0 0 0 1
1 1 0 1
Qn Qn 0
1 Qn
锁定保持 保持 置“0”
置“1” 反态
３．动作特点和缺陷
只在时钟信号每个周期内的有效沿时刻动作(要么是 时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能 力有所提高。
Q
& G1
Q
& G2
置 0 维 持 线
置 0 阻 & 塞 & G3 线 G4 置 1 阻 塞 G6& 线
置 0 维 持 线
置 0 阻 & 塞 & G3 线 G4 置 1 阻 塞 G6& 线
& G5
置 1 CP 维 持 线
D
图5.3.11 维持阻塞D触发器 原理电路
CP=1期间，若G3=0，G4 =1 ，则置“0”维持线保证G5= 1， 置“1”维持线和置“1”阻塞线保 证G6=0，使G3=0，G4=1不 会变化，和输入D无关，则D触发 器输出状态保持不变；若G3= 1， G4=0，置“0”阻塞线保证G3 =1， 即使G4变为“1”，对门G1、G2 构成的基本RS触发器的输入
２． 维持阻塞D触发器
⑴ 电路组成
维持阻塞触发器有JK、T、D 等几种功能，产品较多的是维持 阻塞阻D触发器。维持阻塞D触发 器，原理如图 5.3.11所示。 ⑵ 功能分析
Q
& G1
Q
G2 &
CP=0期间，与门 G3、G4 被封锁，锁，输出G4=G3=1， 使与门G1、G2构成的基本RS 触发器输入无效，则D触发器的 输出状态保持不变，Qn+1=Qn。
主从JK触发器的工作原理，即主从JK触发器输出 次态Qn+1，由CP有效沿时刻的输入J、K和相应的现态 Qn决定。与同步JK触发器逻辑相同。
２．特性表和特性方程 通过以上分析可知，主从JK触发器只在时钟有效沿 时刻工作，输出状态的更新遵循JK触发器逻辑原理。 输入触发信号J、K 为高电平有效方式。 根据以上分析，结果列特性表 5.3.2 。
在CP从0到1(上升沿)时刻，主触发器从锁定到工作， 同时从触发器从工作到被锁定，则主从RS 触发器状态 保持不变。即Qn+1=Qn。
在CP从1到0(下降沿)时刻， 主触发器从工作到锁定，同时， 从触发器从封锁到工作。主从 RS触发器的输出状态，由CP=1 最后时刻输入的R、S和相应的 现态Qn决定，仍遵循基本RS触 发器逻辑原理工作。
6.3.4 边沿触发器
１．负边沿JK触发器
⑴ 电路组成 负边沿JK触发器的逻辑电路和逻辑符号如图5.3.10 所示。 ⑵ 功能分析 负边沿JK触发器电路在工作时，要求其与非门G3、 G4的平均延迟时间tpd1 比与或非门G1、G2构成的基本 触发器的平均延迟时间tpd2 要长，起延时触发作用。
CP
S
R Q
不定 状态 图5.3.3 主从RS触发器时序波形图
6.3.2 主从JK触发器
１．主从JK触发器的电路组成和逻辑符号 主从JK触发器电路和逻辑符号如图5.3.4和.5所示。
Q RD Q SD RD Q Q SD
Q2 Q2 RD 从 SD K2 CP2 J2 Q1 Q1 RD 主 SD K1 CP1 J1 Q2 Q2 RD 从 SD K2 CP2 J2 Q1 Q1 RD 主 SD K1 CP1 J1
Q1n+1=Qn+1Qn=Qn ； Q1n+1=Qn+1Qn=Qn 。 此时，门G3、G4的输出Y3和Y4如下。之后，CP=0时，与或 非门中的A、D与门结果为0，同时门G3、G4被封锁；门G1、G2 变为与非门基本RS触发器，考虑到门电路的传输延迟时间tpd ， 不难得到JK触发器状态方程。 R=Y4=JQn ；S=Y3=KQn 。 Qn+1=S+RQn=JQn+KQnQn=JQn+KQn 。 由上述分析得出，在CP脉冲下降沿时刻，触发器按类同于主 从JK触发器逻辑原理工作。故称为负边沿JK触发器。其状态表、 状态图、时序图与主从JK触发器基本相同。
但在置“0”和置“1”时，电路的输出状态仍以不定 状态的方式过渡；当输入触发信号均有效时，以反态形 式确定，没有约束条件。
5.状态转换图和时序波形图 主从JK触发器的状态转换图和同步JK触发器的相 同。波形图画法如图5.3.6所示。
CP
K
JBiblioteka BaiduQ
图5.3.6
时序波形图
6.3.3 主从D、T触发器
１．主从D、T触发器的电路组成和逻辑符号 主从D、T触发器电路和逻辑符号如图5.3.7和.8所示
Q Q CP D ∧ (a) Q Q CP D ∧ Q Q CP T ∧ (b) Q Q CP T ∧
图5.3.8
主从D、T触发器的逻辑符号
２．工作原理 在CP=0、1期间，主触发器被时钟信号锁定，从触 发器的输入状态不会改变，则主从D、T触发器的状态不 变。即Qn+1=Qn。
在CP从0到1(上升沿)时刻，主从D触发器工作主锁 定不工作仍保持原态不变。即Qn+1=Qn。
Q
R2
Q
从 CP2 S2 Q2
CP
CP上升沿 CP下降沿 CP=0期间 CP=1期间 CP=0期间 主Q1不工作 从Q2 工作
Q1 Q2 Q1 Q1
Q1
&
R1
Q1
Q1
Δt
主Q1工作 从Q2不工作
Q1 Q2 Q2 Q2
Δt
主Q1不工作 从Q2 工作
Q1 Q2
主 CP1 S1
Q1 Q1
Q2 Q2 时间t
Q RD
Q2 RD
Q
Q2 从 SD CP2 D2 Q1 SD D1
Q SD RD
Q2 RD
Q
Q2 从 SD CP2 T2 Q1 SD T1
SD
&
Q1 RD
主 CP1
(a)
CP
D
图5.3.7 主从D、 T触发器 CP 原理电路
Q1 RD &
主 CP1
T
(b)
是由两个相同的同步D、T触发器串联组合而成，分 别称为主触发器和从触发器。主触发器和从触发器的时 钟信号总是反相。
&
&
CP
K
(a)
J
图5.3.4 主 从JK触发器 原理电路
CP
K
(b )
J
是由两个相同的同步JK触发器串联组合而成，分别 称为主触发器和从触发器。主触发器和从触发器的时钟 信号总是反相。
Q Q Q Q
J CP K ∧
J CP K ∧
图5.3.5 主从JK触发器的逻辑符号
２．工作原理 对图5.3.1(a)所示的电路进行分析。 在CP=0期间，时钟信号锁定主触发器，从触发器 工作，但从触发器输入状态不会改变，则主从JK触发器
主从RS触发器特性方程和基本RS触发器的相同。 ３．主从 RS 触发器动作特点和缺陷 只在时钟信号每个周期内的有效沿时刻工作(时钟的 上升沿或下降沿)。因此，抗干扰能力有所提高。
但在置“0”和置“1”时，电路的输出状态仍以不 定状态的方式过渡；当输入信号均有效时，仍然存在不 定态，有约束条件。
5.状态转换图和时序波形图 主从RS触发器的状态转换图和基本RS触发器的相 同。波形图画法如图5.3.3所示。
• 6.3 主从RS触发器
•
•

6.3.1 主从RS触发器的结构及逻辑符号
6.3.2 主从RS触发器的工作原理
•
•
6.3.3 主从RS触发器的逻辑功能
6.3.4 主从RS触发器波形图的画法
6.3 主从RS触发器
6.3.１ 主从RS触发器的电路组成和逻辑符号
主从RS触发器电路结构如图7.3.1所示：
CP=0期间，门G3、G4输出为Y4=Y3=1，使与或非门G1、G2 构成的基本 RS触发器的输入无效，触发器的状态仍保持不变。 具体计算如下： R=S=Y4=Y3=1。 Qn+1=0+1 Qn=Qn ； Qn+1=0+1 Qn=Qn 。 CP↑时刻：CP=0时，触发器输出用Q0表示，之后的CP=1 时 触发器输出用Q1表示，具体计算如下，可知触发器的输出状态还 是不变。 Q0n+1=0+1 Qn=Qn ； Q0n+1=0+1 Qn=Qn 。 Q1n+1=Qn+1Qn=Qn ； Q1n+1=Qn+1Qn=Qn 。 CP↓时刻：CP=1时，触发器输出用Q1表示，之后的CP=0时 触发器输出用Q0表示，具体计算如下：
的状态不变。即Qn+1=Qn。
在CP=1期间，主触发器工作，输出状态Q1n+1随着 输入信号J和K的变化而改变。时钟封锁从触发器，使其 输出保持不变。则主从JK触发器状态仍保持原态不变。 即Qn+1=Qn。
在CP从0到1(上升沿)时刻，主触发器从锁定到工作， 同时，从触发器从工作到被锁定，则主从JK触发器保持 原态不变。即Qn+1=Qn。 在CP从1到0(下降沿)时刻，主触发器从工作转为锁 定，同时从触发器解除封锁开始工作。主从触发器状态 取决于CP=1最后时刻的输入J、K和相应的现态决定的 次态。