数字逻辑设计 8章作业答案

第八章作业答案：

8.13 图X8—13所示的电路的计数顺序是什么?

解：进位输出RCO与LD连接，当进位输出信号有效时进行置数。计数顺序UP/DN与Q3连接，Q3为低时降序计数，Q3为高时升序计数，置数端A，B，C，D分别与QA，QB，QC，QD’连接。

当降序计数时，RCO在0000状态有效；升序计数时RCO在1111状态有效。

设初始状态为0000，此时为降序计数，RCO有效，置数端数据为1000；下一状态为1000，Q3=1，升序计数，RCO无效，继续升序计数。状态转换：0000→1000→1001→………→.1111，此时RCO有效，置数端数据为0111，下一状态变为0111，Q3=0降序计数，因为RCO无效，继续降序计数。状态转换为0111→0110→………. →0000 完成一次循环。

总的计数顺序为：0，8，9，10，11，12，13，14，15，7，6，5，4，3，2，1，0,…

8.14 一个计数器74X163，输入信号ENP、ENT、D端总是为高电平，输入端A、B和C总是为低电平，输入信号LD_L＝(QA·QC)’，而输入信号CLR_L＝(QB·QD)’。输入信号CLK与一个自由运行的时钟信号相连。画出这个电路的逻辑图：假设计数器的起始状态为0000，写出接下来15个时钟触发沿QD QC OB QA的输出序列。

解：置数端DCBA=1000，LD_L=(QA⋅QC)’ ，即当计数至0101时，置数1000；CLR_L=(QB⋅QD)’，即当计数至1010时，将做清零操作。QDQCQBQA的变化情况：

0000→0001→0010→0011→0100→0101→1000→1001→1010→0000→0001→0010→00 11→0100→0101→1000→…

8.27只用4个D触发器．不用其他部件，设计一个4位行波降序计数器。

8.35 采用4位二进制计数器74x163设计一个模11计数器电路，要求计数序列为4，5，…，

12，13，14，4，…

解：

8.55 只用2个SSI／MSI组件设计—个8位自校正环形计数器，计数器的状态为11111110，

11111101， (01111111)

解：

8.57 设计2个不同的2位4状态计数器，每个设计中只能用1个74x74组件（即2个边沿触发式D触发器），不能用其他的门电路。

解：2位的波动计数器（ripple counter），计数顺序：00→01→10→11→…

2位扭环形计数器（Johnson counter ）：计数顺序：00→01→11→10→…

8.58 只用4个触发器和8个门电路，设计一个4位Johnson 计数器，并对8个计数状态进行译码。计数器无需自校正功能。

解：4位 Johnson 计数器，有8个状态：

S1----0000; S2----0001; S3----0011; S4----0111; S5----1111; S6----1110; S7----1100; S8----1000， 因为无需自校正，所以未用状态作为无关项处理，对S1有

:

所以，031'⋅'=Q Q S 同理，012Q Q S ⋅'=，123Q Q S ⋅'=，234Q Q S ⋅'= 035Q Q S ⋅=，016'⋅=Q Q S ，127'⋅=Q Q S ，238'⋅=Q Q S