时序逻辑电路同步时序逻辑电路

S3
S1/0
S0/0
这里所谓的次态交错，是指在某种输入取值下，Si的次态为SJ， 而SJ的次态为Si 。 而所谓次态循环则是指次态之间的关系构成闭环，例如， Si
和 SJ 在某种输入取值下的次态是 Sk和 Sl ，而Sk和Sl在j种取值
下的次态又是Si和SJ，这种情况称为次态循环。 次态对等效是指状态 Si和SJ的次态对Sk和SJ满足等价的两个条 件。例如，状态S1和S2的次态对为S3和S4，它们既不相同，也 没有与状态对 S1,S2 直接构成交错和循环。但是，状态 S3 和 S4
2）根据需要记忆的信息增加新的状态。
应根据问题中要求记忆和区分的信息去考虑设立每一个状态。 一般说来，若在某个状态下出现的输入信号能用已有状态表 示时，才令其转向新的状态。 3）确定各时刻电路的输出：
在描述逻辑问题的原始状态图和原始状态表中，状态数 目不一定能达到最少，这一点无关紧要，因可对它再进 行状态化简。应把清晰、正确地描述设计要求放在第一 位。由于开始不知描述一个给定的逻辑问题需多少状态， 故在原始状态图和状态表中一般用字母或数字表示状态。
第六章 时序逻辑电路的分析和设计
一、时序逻辑电路：
1、数字逻辑电路： 组合逻辑电路（特点）：任何时刻电路产生的稳 定输出信号仅与该时刻电路的输入信号有关。 时序逻辑电路（特点）：任何时刻电路的稳定输 出信号与该时刻和过去的输入信号都有关，必须 含有存储电路。 2、时序逻辑电路： 同步时序逻辑电路：某时刻电路的稳定输出与该 时刻的输入和电路的状态有关。 异步时序逻辑电路：电路中没有统一的时钟脉冲， 电路状态的改变是由外部输入信号的变化直接引 起的。
二、时序逻辑电路的分类：
同步时序电路的速度高于异步时序电路，但电路结构 一般较后者复杂。
输入变量
输出函数
状态变量Biblioteka 三、时序逻辑电路功能的描述方法：
1、逻辑方程式： 2、状态表：反映时序逻辑电路的输出Z、次态Qn+1和电路
的输入X、现态Qn间对应取值关系的表格称为状态表。
3、状态图：反映时序逻辑电路状态转换规律及相应输入、 输出取值关系的图形称为状态图。 4、时序图：时序电路的工作波形图。 5、Mealy型电路：输出信号不仅与存储电路的输出状态有
二、一般步骤：
1、根据给定的时序电路图写出下列各逻辑方程式：1）各触 发器的时钟信号CP的逻辑表达式。2）时序电路的输出方程；
3）各触发器的驱动方程。
2、将驱动方程代入相应触发器的特性方程，求得各触发器的 次态方程，也就是时序逻辑电路的状态方程。
3、根据状态方程和输出方程，列出该时序电路的状态
表，画出状态图或时序图。 4、用文字描述给定时序逻辑电路的逻辑功能。
一、建立原始状态图和原始状态表：
1、必须弄清楚电路输出和输入的关系以及状态的转换关系。 2、建立原始状态图没有统一的方法，但一般应考虑以下几 个方面： 1）设立初始状态：（时序逻辑电路在输入信号开始作用之 前的状态称为初始状态）。
首先设立初始状态，然后从初始状态出发考虑在各输入作用 下的状态转移和输出响应。
•例：某序列检测器有一个输入端 X 和一个输出端 Z ， 输入端 X 输入一串随机的二进制代码，当输入序列 中出现 011时，输出 Z产生一个 1 输出，平时 Z输出 0 。 典型输入、输出序列如下： •输入X：1 0 1 0 1 1 1 0 0 1 1 0 •输出Z： 0 0 0 0 0 1 0 0 0 0 1 0 •试作出该序列检测器的原始状态图和状态表。 现态 S0 S1 S2 X=0 S1/0 S1/0 S1/0 次态/输出 X=1 S0/0 S2/0 S3/0
三、异步时序逻辑电路的分析：
有触发信号作用的触发器能改变状态，无触发信号作用
的触发器则保持原有的状态不变。
例1：P217
• 例2：P219
例 3 ：分析下图：设同步时序逻辑电路的初始状态为 “ 00” ，输入序列为 01001101011100 ，作出电路的状态 和输出响应序列，说明电路功能。
关，而且还与时序电路的输入信号有关。 Z=F1（X，Qn）
6、Moore型电路：输出信号仅与存储电路的输出状态有关。
Z=F1（Qn）
§6.2 时序逻辑电路的分析方法
一、时序逻辑电路的分析：就是根据给定的时序逻辑电
路图，通过分析，求出它的输出Z的变化规律，以及电路状态
Q 的转换规律，进而说明该时序电路的逻辑功能和工作特性。
§6.1 时序逻辑电路的基本概念 一、时序逻辑电路的基本结构及特点：
1、基本结构：由组合电路和存储电路（延迟元件和触 发器），两部分组成。 2、逻辑关系：1）输出方程Z=F1（X，Qn）；2）驱动 方程（激励函数）：Y=F2（X，Qn）；3）状（次） 态方程：Qn+1=F3(Y,Qn)。 3、特点：1）它由组合电路和存储电路组成。2）时序 逻辑电路中存在反馈，因而电路的工作状态与时间因 素相关，即时序电路的输出由电路的输入和电路原来 的状态共同决定。
2）状态化简：使状态数目减少，从而可以减少电路中所 需触发器的个数或门电路的个数。
状态等价：是指在原始状态图中，如果有两个或两个以 上的状态，在输入相同的条件下，不仅有相同的输出， 而且向同一全次态转换，则称这些状态是等到价的。凡 是等价状态都可以合并。
判断两个状态等价的方法（在输入相同的条件下）：第 一，它们的输出完全相同；第二，它们的次态满足下列 条件之一，即：（1）次态相同；（2）次态交错；（3） 次态循环；（4）次态对等效。
• 例4：P221
§6.3 同步时序逻辑电路的设计方法 一、基本思想：用尽可能少的触发器和门电路来实现所要
求的逻辑功能。即： 1）简洁，明了，低成本； 2 ）可靠、稳 定、一致性。
二、步骤：
1、一般过程： 2、详细说明： 1）由给定的逻辑功能求出原始状态图： 原始状态图：直接由要求实现的逻辑功能求得的状态转换图。 画出原始状态图是设计的最关键步骤：a）分析给定的逻辑功 能，确定输入变量，输出变量及该电路应包含的状态，并用 字母S0，S1….表示这些状态。b分别以上述状态为现态，考察 在每一个可能的输入组合作用下应转入哪个状态及相应的输 出，便可求得符合题意的状态图。