EMC案例分析精解2-晶振引起的辐射骚扰测试问题 -牛金海V1
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
串口信号线布线穿过了晶振下方，使得晶振产生的谐波直接耦合到 串口信号线上，串口信号线成为晶体振荡器谐波的载体，而且串口信号 线很长，形成了辐射天线，将干扰信号发射出PCB。
晶振引起的辐射骚扰测试问题
三、处理措施
1、将串口信号线的布线远离晶振。
四、心得与体会
为什么晶振干扰这么强呢？
尽管时钟信号与其他数据信号、控制信号的逻辑电平一般都是一样的，翻 转速率一般也没有太大的差别(大多数总线数据率与时钟信号翻转速率之比是1：1 或者1：2)，但由于时钟信号之所以更容易接近或者超过辐射发射的限值，主要原 因是时钟信号是比较严格的周期信号，其在频域的能量主要集中在某些频点上，而 数据信号是非周期信号，在频域上的能量也是比较分散的。因此，良好的时钟电路 设计是PCB板的电磁兼容设计的关键。
晶振引起的辐射骚扰测试问题
五、更深入的分析
三）端接设计 时钟驱动芯片不用的输出管脚，比如Fra Baidu bibliotek空载(开路)，由于管脚开路全
反射可能会引起时钟高次谐波的电磁干扰问题。在单板上加备用端接是 解决这个问题的一种方案，但是备用端接采用电阻还是电容或者其他的 端接方式时主要看空载所引起的电磁干扰的频点。如果采用电阻端接， 就要考虑由此带来的功耗和驱动器的驱动电流；如果采用电容端接，可 能会增加某些其他频点的电磁干扰，因此电容的大小是要优化电容值； 如果不用管脚没有端接，但是已经通过试验证明了电磁干扰有足够的裕 度，就没必要对未用管脚进行额外的备用端接处理。 四）电源设计 （1）、晶振电源去耦非常重要，建议加磁珠，去耦电容选三个，容值递 减。 (2)、时钟输出管脚加匹配，具体匹配阻值，可根据测试结果而定。
晶振是辐射发射源，晶振属于强辐射器件。晶振内部电路产生RF电 流，且RF电流很大，晶振的地引脚不能将大部分的电流引到地平面，结 果金属外壳变成了单极天线。所以晶振周围充满辐射场，很容易将谐波 RF信号通过容性或者感性方式耦合到外围器件或者PCB。300mil下方以及
周围禁止布线，以避免发生串扰。
串口线扮演辐射天线的角色（100MHz电磁波，1m导体就是有效的天 线；1GHz电磁波，100mm导体成为有效的天线）。
谢 谢！
晶振引起的辐射骚扰测试问题
五、更深入的分析
二）PCB中晶振下面地的完整性
1.如果布线从晶振下面穿过，特别是传输到连接器的布线，不仅破坏局部地平面
的作用，而且还会将晶振产生的噪声通过容性耦合的方式耦合到穿过它下面的信 号线，使这些信号线带有共模电压噪声，如果这些信号线通过连接器又延伸出 PCB，就会将噪声带出。这是一种典型的共模辐射问题，原理如图5所示。 2、在PCB设计时，晶振的外壳必须接地，可以防止晶振的向往辐射，也可以屏蔽 外来的干扰。 3、当然时钟线尽量要短。如果你不想让时钟线走一路干扰一路，那就布短吧。
时钟信号的频谱
晶振引起的辐射骚扰测试问题
五、更深入的分析
一） 时钟信号干扰的研究 1、相同频率 上升时间短的时钟谐波能量大于上升时间长的时钟的谐波能量。 上升时间短，说明时钟的质量高。 结论；在满足技术要求和条件允许的情况下，尽可能选择上升时间长的时钟，以 减少谐波的干扰。 2、在相同上升时间和下降时间下，频率高的时钟的谐波干扰高于频率低的时钟的 谐波成分。 结论：在满足技术要求以及条件允许的情况下，尽可能选择频率较低的时钟。
EMC 测试案例分析精解2 --晶振引起的辐射骚扰测试问题
牛金海 博士，副研究员 上海交通大学生物医学工程学院
2、晶振引起的辐射骚扰测试问题
一、现象描述 某医疗产品进行辐射骚扰测试，该设备辐射发射频谱如下图。30230MHz 之间辐射骚扰达不到Class A的要求。
从这张图上能看出什么问题？看看超标的信号有什么特点？
标准中的等级
2、晶振引起的辐射骚扰测试问题
二、原因分析 测量超标频点间隔成周期性，进一步分析，发现是晶振的谐波。深入 测试分析，辐射不是来自晶振的直接辐射，而是来自连接在控制板上的 串口线。
2、晶振引起的辐射骚扰测试问题
二、原因分析
回顾电磁兼容的3要素是什么？ 1）电磁干扰源、2）被干扰对象、3）传播电磁干扰的途径。
晶振引起的辐射骚扰测试问题
五、更深入的分析
四） 晶振PCB 设计的其他注意事项： 晶振不要布在板子的边缘，因为为了安全考虑，板卡的地和金属外壳
或者机械结构常常是连在一起的，这个地我们暂且叫做参考接地板，如 果晶振布在板卡的边缘，晶振与参考接地板会形成电场分布，而板卡的 边缘常常是有很多线缆，当线缆穿过晶振和参考接地板的电场时，线缆 被干扰了。而晶振布在离边缘远的地方，晶振与参考接地板的电场分布 被PCB板的GND分割了，分布到参考接地板电场大大减小了。
晶振引起的辐射骚扰测试问题
三、处理措施
1、将串口信号线的布线远离晶振。
四、心得与体会
为什么晶振干扰这么强呢？
尽管时钟信号与其他数据信号、控制信号的逻辑电平一般都是一样的，翻 转速率一般也没有太大的差别(大多数总线数据率与时钟信号翻转速率之比是1：1 或者1：2)，但由于时钟信号之所以更容易接近或者超过辐射发射的限值，主要原 因是时钟信号是比较严格的周期信号，其在频域的能量主要集中在某些频点上，而 数据信号是非周期信号，在频域上的能量也是比较分散的。因此，良好的时钟电路 设计是PCB板的电磁兼容设计的关键。
晶振引起的辐射骚扰测试问题
五、更深入的分析
三）端接设计 时钟驱动芯片不用的输出管脚，比如Fra Baidu bibliotek空载(开路)，由于管脚开路全
反射可能会引起时钟高次谐波的电磁干扰问题。在单板上加备用端接是 解决这个问题的一种方案，但是备用端接采用电阻还是电容或者其他的 端接方式时主要看空载所引起的电磁干扰的频点。如果采用电阻端接， 就要考虑由此带来的功耗和驱动器的驱动电流；如果采用电容端接，可 能会增加某些其他频点的电磁干扰，因此电容的大小是要优化电容值； 如果不用管脚没有端接，但是已经通过试验证明了电磁干扰有足够的裕 度，就没必要对未用管脚进行额外的备用端接处理。 四）电源设计 （1）、晶振电源去耦非常重要，建议加磁珠，去耦电容选三个，容值递 减。 (2)、时钟输出管脚加匹配，具体匹配阻值，可根据测试结果而定。
晶振是辐射发射源，晶振属于强辐射器件。晶振内部电路产生RF电 流，且RF电流很大，晶振的地引脚不能将大部分的电流引到地平面，结 果金属外壳变成了单极天线。所以晶振周围充满辐射场，很容易将谐波 RF信号通过容性或者感性方式耦合到外围器件或者PCB。300mil下方以及
周围禁止布线，以避免发生串扰。
串口线扮演辐射天线的角色（100MHz电磁波，1m导体就是有效的天 线；1GHz电磁波，100mm导体成为有效的天线）。
谢 谢！
晶振引起的辐射骚扰测试问题
五、更深入的分析
二）PCB中晶振下面地的完整性
1.如果布线从晶振下面穿过，特别是传输到连接器的布线，不仅破坏局部地平面
的作用，而且还会将晶振产生的噪声通过容性耦合的方式耦合到穿过它下面的信 号线，使这些信号线带有共模电压噪声，如果这些信号线通过连接器又延伸出 PCB，就会将噪声带出。这是一种典型的共模辐射问题，原理如图5所示。 2、在PCB设计时，晶振的外壳必须接地，可以防止晶振的向往辐射，也可以屏蔽 外来的干扰。 3、当然时钟线尽量要短。如果你不想让时钟线走一路干扰一路，那就布短吧。
时钟信号的频谱
晶振引起的辐射骚扰测试问题
五、更深入的分析
一） 时钟信号干扰的研究 1、相同频率 上升时间短的时钟谐波能量大于上升时间长的时钟的谐波能量。 上升时间短，说明时钟的质量高。 结论；在满足技术要求和条件允许的情况下，尽可能选择上升时间长的时钟，以 减少谐波的干扰。 2、在相同上升时间和下降时间下，频率高的时钟的谐波干扰高于频率低的时钟的 谐波成分。 结论：在满足技术要求以及条件允许的情况下，尽可能选择频率较低的时钟。
EMC 测试案例分析精解2 --晶振引起的辐射骚扰测试问题
牛金海 博士，副研究员 上海交通大学生物医学工程学院
2、晶振引起的辐射骚扰测试问题
一、现象描述 某医疗产品进行辐射骚扰测试，该设备辐射发射频谱如下图。30230MHz 之间辐射骚扰达不到Class A的要求。
从这张图上能看出什么问题？看看超标的信号有什么特点？
标准中的等级
2、晶振引起的辐射骚扰测试问题
二、原因分析 测量超标频点间隔成周期性，进一步分析，发现是晶振的谐波。深入 测试分析，辐射不是来自晶振的直接辐射，而是来自连接在控制板上的 串口线。
2、晶振引起的辐射骚扰测试问题
二、原因分析
回顾电磁兼容的3要素是什么？ 1）电磁干扰源、2）被干扰对象、3）传播电磁干扰的途径。
晶振引起的辐射骚扰测试问题
五、更深入的分析
四） 晶振PCB 设计的其他注意事项： 晶振不要布在板子的边缘，因为为了安全考虑，板卡的地和金属外壳
或者机械结构常常是连在一起的，这个地我们暂且叫做参考接地板，如 果晶振布在板卡的边缘，晶振与参考接地板会形成电场分布，而板卡的 边缘常常是有很多线缆，当线缆穿过晶振和参考接地板的电场时，线缆 被干扰了。而晶振布在离边缘远的地方，晶振与参考接地板的电场分布 被PCB板的GND分割了，分布到参考接地板电场大大减小了。