八路抢答器

课设报告题目八路抢答器
课程名称
学院
专业
姓名
学号
完成时间
大学课程设计报告
目录
摘要 (Ⅰ)
第1章绪论 (1)
1.1 项目研究背景及意义 (1)
1.2 八路抢答器简介 (1)
第2章总体设计方案及论证 (2)
2.1 总体方案设计 (2)
2.2 八路抢答器的主要用途 (2)
第3章硬件实现及单元电路设计 (3)
3.1 抢答模块 (3)
3.1.1 控制芯片的选择 (3)
3.2 计数模块 (5)
3.3.1 计数模块基本工作原理 (5)
第4章总结 (10)
参考文献 (11)
附录 (11)
附件1：原理图 (11)
附件2：程序 (11)
附件3：元件清单 (12)
摘要
该抢答器具有抢答功能和计时功能。

主持人持有置数与开始两个开关，按下置数开关后进行置数，按下开始开关后抢答器将进行倒计时，时间内有人抢答实现锁存并显示抢答者编号。

关键词：八路抢答器；STC74ls373；555计时器
第1章绪论
1.1 项目研究背景及意义
就现阶段而言，各种比赛层出不穷，类似于知识竞赛，娱乐竞赛中不能缺少的就是抢答器。

抢答器能公平，公正，直观的判断并显示出抢答者的座位，既能考验选手的反应时间，反应速度，又能更好的增强团队意识，使选手体验到一种压力感。

而设计八路抢答器也是对我们学习模电数电的知识的应用，在设计过程中能体验各个芯片的应用，达到学有所用。

1.2 八路抢答器简介
八路抢答器，顾名思义，就是有八个输入端口，在八组代表进行抢答时，当有一组抢先按下抢答按钮时，抢答器能准确判断出抢答者，并以数字提示。

主持人持有两个控制开关，用来控制抢答器的清零置数和抢答的开始。

抢答器具有抢答模块和计数模块，抢答模块应具有互锁功能和显示功能，当其中一组抢答成功后能进行锁存，阻止其他组抢答，同时在数码管上显示抢答成功一组的编号。

计数模块应具有计数功能与显示功能，在555计时器提供脉冲信号的情况下倒计时并且在数码管上显示出来。

抢答应具有一个总开关，可以同时控制抢答模块和计数模块的计数与清零。

第2章 总体设计方案及论证
2.1 总体方案设计
小四,宋体,行距1.5倍
系统总体的设计方框图如图2.1所示。

本方案是将抢答按钮与锁存器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和译码显示电路，最后显示的是抢答选手的编号，同时，编码器与定时电路相连，选手抢答时同时实现编号显示与计数模块置数。

主持人控制开关和其他部分电路实现对抢答电路、定时电路的控制。

图2.1 系统方框图
2.2 八路抢答器的主要功能
(1) 设计八路抢答器，可同时供8名选手参赛，他们的标号分别是0，1，2，3，4，5,6,7，各持有一个抢答按钮。

(2) 主持人持有两个控制开关，用来控制抢答器的清零置数和抢答的开始。

(3) 抢答器具有锁存和显示功能。

主持人控制抢答开始后，当有选手按动抢答按钮，锁存器立刻被锁定，并在数码管上显示出选手的标号，同时计数器接受信号重新置数。

锁存直到主持人按下抢答的下一回合的开始开关。

第3章硬件实现及单元电路设计
3.1 抢答模块
该电路具有锁存功能与显示功能，由按钮开关，8d锁存器74ls373，优先编码器74ls148，7段译码器74ls247，七段数码显示器管组成。

抢答信号经74ls373锁存器，到74ls148优先编码器转换为2进制信号，经译码器译码在数码管上显示，同时信号经过优先编码器时经输出GS到锁存器完成锁存。

3.1.1 控制芯片的选择
首先介绍主要芯片的逻辑功能，74ls373是常见的8D锁存器，引脚，功能真值表如下
从真值表可以看到74ls373的功能，当OE=0，LE=1时，74LS373输出随输入一起改变，当OE=0，LE=0时，74LS373将进行锁存。

74LS148是的常见的8线-3线优先编码器，即有八个输入端，三个输出端，功能是从8个输入端口的输入信号转换成2进制信号，进而判断抢答选手的编号。

它的引脚图，功能真值表如下
七段显示译码器74ls247输出低电平有效，用以驱动共阳极数码管显示器。

其引脚如图
BI/RBO为74LS247的消隐输入及脉冲消隐输出，由真值表可知其低电平有效。

当 BI 为高电平开路时，/L T 的低电平可使a～g 为低电平。

3.2 计数模块
计数模块由555定时器，两片十进制计数器74LS192，两片显示译码器74LS48，两片数码显示管组成。

由555定时器产生秒脉冲信号，给个位上的可逆计数器74ls192一个进位信号，并经译码器并在数码管上显示，当这片计数到0时提供一个进位信号，使十位上的计数器开始计数，并经译码器并在数码管上显示。

PS：该芯片在protuse8.0仿真上的引脚与实物具有一定的差别
3.2.1 控制芯片基本工作原理
74LS192是具有置数和清零功能的同步十进制减计数器，其引脚图，逻辑符号和功能真值表分别如下
MR为置零端，高电平有效；PL为预置端，低电平有效；CPu为加计数端，CPd为减计数端，P0、P1、P2、P3为输入端，Q0、Q1、Q2、Q3为输出端。

7段显示译码器74LS48是一种常见的译码器,其输出高电平有效，引脚和功能真值表如下。

1，7段译码功能（此时LT=1，RBI=1）
2，消隐功能（BI=0）
3，灯测试功能（LT = 0）
4，动态灭零功能（LT=1，RBI=1）
NE555计时器引脚与功能表
由要求可知秒脉冲信号周期为1s，所以频率是1赫兹。

电容C1的充放电时间分别是：
t1=(R1+R2)×C1×ln2，t2=R2×C1×ln2
所以555的3端输出的频率为：
f=1/(t1+t2)≈1.43/[(R1+2R2)C1]
当电阻和电容值分别是:
R1=15KΩ，R2=64KΩ，C1=10uf,满足上式，即得到的是秒脉冲
下面介绍抢答电路整体工作原理。

1.各个选手分别对应的按钮编号是0、1、2、3、4、5、6、7，抢答成功后显示器上显示的分别是0、1、2、3、4、5、6、7。

2.主持人持有两个开关，先将（置数）开关按下，接地输出低电平，与LE与PL段端相连。

当74LS373端LE为低电平时，此时锁存器锁存数据；当计数器74LS192的PL端为低电平信号时，而MR端也是低电平，此时在74ls192的端口功能为置数，在数码管上显示预先置入的数值。

使用抢答器时，主持人宣读题目或要求后，之后按下（开始）开关，与电源接通，为高电平，开关另一端接PL与LE端。

当74LS192的PL端为高电平时，开始接受秒脉冲信号并作减计数；当LE端为高电平时，八D锁存器处于传输状态，可以进行抢答。

当一个选手抢答成功，八D锁存器74LS373接入低电平信号，输出端Qn输出低电平，经8—3线优先编码器转换为二进制信号，输出到七段译码显示器74LS247的二进制信号经其译码后输出到七段共阳数码管上，显示对应的编号。

而74LS148的管脚14（GS）的输出电平由高变低，输出到74ls373锁存器的11（LE）端口，实现锁存功能，其他选手若再进行抢答也无对应输出，，即实现了抢答功能；同时，74LS148的GS端输出口与十进制计数器74ls192的PL端相连，实现在锁存的同时实现置数。

下一个回合开始时，主持人按下（开始）开关，与电源接通，输出高电平信号，实现计数功能。

第四章总结
经过这次的课程设计，存在并发现了一些问题。

在设计仿真的过程，由于分工的不同，事先没有沟通好，导致在两个模块整合在一起的时候有点不舒服，以至于做了两个开关，而不是简洁的一个。

在设计抢答器的过程中，我们先是设计了一个四位的抢答器，在四位变八位的过程中如何实现锁存也纠结过是否选择换一个锁存器，试验过74ls279，在八个输入端设置一个与门接入373的le，最终还是选择74ls373，并在GS端口接入。

在进行焊接的过程中，一个重要的问题就是板子的使用，不了解购买的这种板子，导致很多引脚连接在一起，最重要555脉冲信号都未产生，这是在焊接完成的情况下才发现的，时间技术有限，无能为力了。

还有焊接的技术不够熟练，存在地方接触不良的情况，虽然又焊接加固了一下，但还是不稳定。

、
参考文献
[1] 阎石. 数字电子技术基础.高等教育出版社, 2016.
[2] 童诗白. 模拟电子技术基础. 北京: 高等教育出版社, 2015.
[3] 邱关源. 电路. 北京: 高等教育出版社 , 2016.
[4] 门宏. 555时基实用电路解读，2012.
附录
附件1：原理图
附录2：程序
附件3：元件清单。