FIR滤波器的FPGA实现方法

合集下载

vivado fir 原理

vivado fir 原理Vivado FIR滤波器原理FIR（Finite Impulse Response）滤波器是一种常见的数字信号处理滤波器，它的设计和实现对于数字信号的处理非常重要。

Vivado 是一款由Xilinx公司开发的集成电路设计工具，可以用于FPGA （Field-Programmable Gate Array）的设计和实现。

本文将介绍Vivado中FIR滤波器的原理以及相关实现方法。

FIR滤波器是一种线性时不变系统，通过对输入信号进行加权求和来实现滤波效果。

其基本原理是，将输入信号与一组可调节的滤波系数进行卷积运算，得到输出信号。

滤波系数决定了滤波器的特性，可以通过调节系数来实现不同的滤波效果。

在FPGA中，FIR滤波器可以通过硬件电路实现，也可以通过硬件描述语言进行描述并在FPGA上实现。

Vivado中的FIR滤波器实现主要包括以下几个步骤：1. 设计滤波器：在Vivado中，可以使用FIR Compiler来设计FIR 滤波器。

FIR Compiler是Vivado中的一个IP核，可以根据用户定义的滤波器规格自动生成滤波器的硬件描述代码。

用户可以通过设置滤波器的通带频率、阻带频率、过渡带宽等参数来定义滤波器的特性。

2. 生成硬件描述代码：FIR Compiler会根据用户设置的滤波器规格生成相应的硬件描述代码，这些代码描述了滤波器的结构和功能。

可以使用Vivado中的HDL语言（如VHDL或Verilog）来编写这些描述代码。

3. 综合和实现：使用Vivado中的综合工具将硬件描述代码综合为逻辑门级的网表。

然后，使用实现工具将网表映射到目标FPGA器件上，并生成配置比特流文件。

4. 下载和验证：将生成的比特流文件下载到目标FPGA器件上，通过FPGA的输入输出端口连接输入信号和输出信号。

使用测试向量对FIR滤波器进行验证，确保其滤波效果符合设计要求。

在Vivado中实现FIR滤波器的过程中，需要注意以下几个关键点：1. 选择适当的滤波器类型：FIR滤波器可以有不同的类型，如低通、高通、带通和带阻等。

基于FPGA的FIR数字滤波器的实现

数字量编码的方法
Ｇｒａｐｈ）算法进一步简化ＣＳＤ编码．然后采用Ａｌｔｅｒａ公
司的ＦＰＧＡ芯片来实现信号处理中的ＦＩＲ数字滤波器．
实验证明这是一种ＦＩＲ数字滤波器的较好的设计选择，具有应用价值
ＨＵＡＺｅ，ＺＨＡＯＸｉｎｇ－ｈａｎｇ，ＦＵＺｈａｏ－ｙａｎｇ，ＬＵＹｏｕ，ＺＨＡＮＧＮｉ
（１）从最低有效位开始．用１０ …（）－１取代所有大于２的１序列。此外还需用１１０ — １取代１０１１。（２）从最高有效位开始，用０１１代替１０－１。例如：
（９１）１０＝（１０１１０１１）２－（１１０旷１０－１）佳ｃｓＤ
收稿日期：２０１３ — ０９ —１０修稿日期：２０１３ —１０ —１０
作者简介：陈剑冰，男，本科，研究方向为信号处理

④ 现代计算机２０１３．１０中
ＡｐｐｌｉｃａｔｉｏｎｏｆＨｅｔｅｒＯｇｅｎｅＯｕＳＳｙｓｔｅｍＩｎｔｅｇｒａｔｉｏｎｉｎＩｎｔｅｌｌｉｇｅｎｔＴｒａｎｓｐｏｒｔａｔｉｏｎＩｎｔｅｇｒａｔｅｄＩｎｆｏｒｍａｔｉｏｎＰＩａｔｆＯｒｍ
★基金项目：广东省科技厅产学研项目（Ｎｏ＿２０１２Ｂ０９１１００３４９）、广东省经信委项目（Ｎｏ．ＧＤＥＩＤ２０１０Ｉｓ０３４）、广州市越秀区科技项目（Ｎｏ．２０１２一ＧＸ一００４）

32阶FIR滤波器的FPGA实现_范晓东

32阶FIR 滤波器的FPGA 实现范晓东1,蔡德林2,桂　岳1,梁本仁1(1.安徽大学电子科学与技术学院　安徽合肥　230039;2.中国电子科技集团公司第38研究所　安徽合肥　230031)摘　要:阐述了有限冲击响应(FIR )低通滤波器的窗函数设计方法,利用并行分布式算法在现场可编程门阵列上实现了32阶FIR 低通滤波器。

采用Altera 公司中Stratix 系列芯片内部的ROM 实现了一种基于查找表结构的FIR 数字滤波器,从而将卷积运算变换成一种查表后的加法运算,提高了运算速度,节省了逻辑单元。

仿真结果表面,基于并行分布式算法的FIR 滤波器最大处理速度可以达到200M Hz 。

关键词:FIR 滤波器;FP GA ;并行分布式算法;Matlab ;Quartus Ⅱ中图分类号:TN713 文献标识码:A 文章编号:10042373X (2009)212186203Implement of 32Orders FIR Filter on FPG AFAN Xiaodong 1,CAI Delin 2,GU I Yue 1,L IAN G Benren 1(1.Electronic Science and Technology Institute ,Anhui University ,Hefei ,230039,China ;2.No.38Institute ,China Electronics Technology Group Corporation ,Hefei ,230031,China )Abstract :Windows function design method of FIR digital filter is introduced ,and the parallel distributed arithmetic is used to implement a 32orders FIR digital ing the Altera ′s Stratix series FP GA to design a new structure of ing the ROM in FP GA ,this design can convert convolution to summation.Thus ,a high process speed is improved and the Logic Ele 2ments (L E )is saved.The result of simulation shows that the max speed of FIR filter can arrive at 200M Hz based on parallel distributed arithmetic.K eywords :FIR filter ;FP GA ;parallel distributed arithmetic ;Matlab ;Quartus Ⅱ收稿日期:2009204222 随着软件无线电的发展,对于滤波器的处理速度要求越来越高。

FPGA的FIR抽取滤波器设计

FPGA的FIR抽取滤波器设计用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。

本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。

具体实现结构设计基于抽取滤波器的工作原理，本文采用XC2V1000实现了一个抽取率为2、具有线性相位的3阶FIR抽取滤波器，利用原理图和VHDL共同完成源文件设计。

图1是抽取滤波器的顶层原理图。

其中，clock是工作时钟，reset是复位信号，enable是输入数据有效信号，data_in(17:0)是输入数据，data_out(17:0)是输出数据，valid是输出数据有效信号。

adder18是加法器模块，mult18是乘法器模块，acc36是累加器模块，signal_36to18是数据截位器模块，fir_controller是控制器模块。

控制器定时向加法器、乘法器和累加器发送数据或控制信号，实现流水线操作。

图1 抽取滤波器顶层原理图控制器控制器是抽取滤波器的核心模块，有两个功能：一是接收输入数据，二是向其它模块发送数据和控制信号。

它根据加法器、乘法器和累加器的时序特性，有规律地向加法器发送抽头数据，向乘法器发送系数，向累加器发送控制信号，让加法器、乘法器和累加器在每个时钟周期都完成指定的任务，从而实现流水线操作。

控制器用VHDL语言描述，用寄存器存放抽头和系数。

加法器加法器的输入和输出都是18 bit，用VHDL语言描述实现。

它有两个工作时钟的延迟，在输入数据准备好的情况下，第一个时钟得出相加结果，第二个时钟把相加结果锁存输出。

乘法器乘法器为18 bit输入，36bit输出，用库元件MULT18X18S和36 bit锁存器实现。

MULT18X18S是XC2V1000自带的18×18bit硬件乘法器，单个时钟就可完成乘法运算。

基于FPGA乘法器的FIR滤波器系统设计

基于FPGA乘法器的FIR滤波器系统设计FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，可以根据设计者的需求和要求进行编程，实现各种数字电路功能。

FIR （Finite Impulse Response）滤波器是一种常用的数字滤波器，其特点是能够对输入信号的有限长度的响应进行滤波处理。

本文将介绍基于FPGA乘法器的FIR滤波器系统设计。

首先，介绍FIR滤波器的原理。

FIR滤波器是一种线性时不变系统，其输出信号由输入信号的加权和组成。

FIR滤波器的输入经过一串系数的加权运算后，得到滤波器的输出。

FIR滤波器的传输函数为：H(z) = b0 + b1*z^(-1) + b2*z^(-2) + ... + bn*z^(-n)其中，bi是滤波器的系数，n是滤波器的阶数，z为单位延迟。

FIR 滤波器的输出信号可以表示为：y(n) = b0*x(n) + b1*x(n-1) + b2*x(n-2) + ... + bn*x(n-n)其中，x是输入信号，y是输出信号。

FIR滤波器的阶数决定了滤波器的性能，阶数越高，滤波器的频率响应越陡峭。

接下来，介绍基于FPGA乘法器的FIR滤波器系统设计。

FPGA乘法器是FPGA中的一种硬件资源，通常用于实现乘法运算。

FPGA乘法器的乘法操作可以并行地执行，可以大大提高FIR滤波器的运算速度。

在设计基于FPGA乘法器的FIR滤波器系统时，首先需要确定FIR滤波器的阶数和系数。

根据滤波器的需求，可以选择不同的阶数和系数。

然后，根据FIR滤波器的传输函数，可以将其转化为差分方程形式。

差分方程形式如下：y(n) = b0*x(n) + b1*x(n-1) + b2*x(n-2) + ... + bn*x(n-n)然后，将差分方程形式转化为数据流形式。

数据流形式中的每一步计算只涉及到少量的数据，可以并行地执行。

数据流形式如下：y(n) = b0*x(n) + b1*x(n-1) + b2*x(n-2) + ... + bn*x(0)接下来，需要将数据流形式转化为硬件电路。

基于FPGA的高效FIR滤波器设计与实现

（ａ）直接型结构
程，其差分方程表达式为：
收稿日期：０００ — １２１ — ８１
（）系数对称改进结构ｂ
图１ＦＲ滤渡器结构Ｉ
项目资金：国家８３计划资助项目（０６Ａ６２２６２０Ａ０Ｚ２）
ＦＡｏｌＭａａ信号处理工具箱里专用的ＤＴｏ是ｔｂｌ滤波器设计分析工具，该工具的主要作用是按照设计指标提取滤波器系数。用ＦＡ０ｌ计数字ＤＴｏ设滤波器的关键在于滤波器类型、窗函数、滤波器阶数、截止频率等参数的选择。其中窗函数用于
占用大量资源的乘法单元。分布式算法（ＡＤ）的提出可将乘法运算转换为移位相加运算，从而节
滤波器分为有限冲激响应数字滤波器ｆＩ１和无ＦＲ
ｙ＝（（＝２［（＋Ｖ１．｝（（）ｎ２一一）（２ｎ））ｉＪ｝）】）
ｋ－－０
系数对称的改进型ＦＲ滤波器的结构如图１Ｉ
限冲激响应数字滤波器ｆＲ。相对于ＩＩ）ＩＩＲ滤波器，
具有具体指标的ＦＲ滤波器，再对滤波器系数进行处理，使之便于在ＦＧＩＰＡ中实现。然后采用基于分布式算法和ＣＤ编码的滤波器结构进行设计，从而避免了乘法运算，节约了硬件资源。Ｓ
其流水线的设计方式也提高了运行速度。Ｍａａ和Ｍｏｅｓｔｂｌｄｌｍ仿真表明，该设计功能正确，能ｉ

基于FPGA的线性相移FIR滤波器的实现

目标等空间分布和运行状况信息．进行动态监测．分析风险隐患，对可能发生的突发公共事件进行预测预警。４５３突发公共事件发生后．．－通过汇总分析相关地区和部门的预测结果，结合事件进展情况，对事件影响范围、影响方式、持续时间和危害程度等后果进行综合研判４．根据有关应急预案．．４５利用对突发公共事件的研判结果．通过应急平台对有关法律法规、政策、安全技术要求以及处理类似事件的案例等进行智能检索和分析，并咨询专家意见，提供应对突发公共事件的指导流程和辅助决策方案４５５记录事件的应对过程．．．根据有关评价指标．对应急过程和能力进行综合评估。同时．可在应急平台上进行应急处置模拟推演．提高相关人员突发事件处置的能力和效率。在应急管理模块与调度指挥模块联合部署的情况下．急管理模应
［］４蒋小燕捌、晓薇，阳，基于ＦＧ胡恒等．ＰＡ的ＦＲ数字滤波器的设计与实现．Ｉ常卅Ｉ院学报．１．（： — ６工学２１４）３１．０２２１［］５李书华憎以成．基于分布式算法的高阶ＦＲ滤波器及其ＦＧＩＰＡ实现Ｉｌ计算Ｊｌ机工程与应用，１．（）３ — ３．２０６１：６１９０４２１［］６田耘，文波．ｉｘＰＡ开发使用教程ｆ］徐ＸｌＧｉＦｎＭ．北京：清华大学出版社，０，．２８１０１
科技信息
ＳＩＮＥ＆ＴＣＮＬＧＹＦＭＡＩＮＣＥＣＥＨＯＯ０ＲＴＯ
２１年０１
第３５期

基于FPGA设计的FIR滤波器的实现与对比

积的过程。
从ＦＲ公式出发，以得道ｍ滤波器的输出是输人数Ｉ可
据和系数相卷积得到的，公式（）示。如１所
ＬＩ波器分为两类：Ｒ和ＦＲ滤波器。数据通讯，Ｔ滤ＩＩＩ在语音信号处理，图像处理，达信号处理中，能有明显的相位失真，雷不而有限长单位冲激相应ＦＲ具有严格的线性相位的特点：Ｉ此外，ＩＦＲ滤波器的单位抽样响应序列是有限长的．因此是一个
法）。在文中是以一３２阶ＦＲ滤波器进行比较的。Ｉ
＾Ｌｌ
∑ｓ） Ⅳ ∑ （ｓ）ｏ（－＝））（（＋（）（＝０）
ｉ０－ｉ０－
ｓ１ｘ１（）ｈ（＋…＋（１￣Ｎ－１（）ｈ（）２ｘ２）５）ｈ（）
稳定的系统，ＦＲ滤波器在上述领域中得到广泛应用［。故Ｉ ห้องสมุดไป่ตู้ １
ｙｓｎ（）２ｓｉｈＮｉ＝（）ｎ＝（ｘ（－））
（）１
具有严格线性相位ＦＲ滤波器具有对称的性质．即满足Ｉ
偶对称性或奇对称，在这里介绍下偶对称的结构，满足公式即
ＲｅｌｚｔｏｎｄｃｍｐａｉｏｆｔｅＦＩｆｔｒｂｓｄｏＦＰＧＡａｉａｉｎａｏｒｓｎｏｈＲｌｅａｅｎ
ＣＵＩＬｉｎａｇ，ＺＨＡＮＧ — ｉｎＺｈｉｘａ

基于FPGA的MAC FIR滤波器的实现

ｆａｓｐｓｌｆａｓｐｓ２ｆｔｐｓ２ｏ在通带两侧的衰减
３ｏｋｚ０Ｈ４Ｏｋｚ５Ｈ４ｏｋｚ８Ｈ５Ｂ４ｄ
通带纹波
１
全并行滤波器相比，ＡＭＣ结构采用单一乘法器和累加
利用Ｍｔｂ的信号处理工具箱（ｉａｐｃｓｎａａｌｓｎｌｒｅｉｇｏｓｇ
滤波器的特性（：滤波器、如低通带通滤波器、通滤波高器）。该公式可以采用不同架构、利用不同方法（，如串
因此，Ｒ滤波器在通信、ＦＩ图像处理、模式识别等领域
都有着广泛的应用 … 。利用ＦＧＦｅｒｒａｌＧｔＡｒｙ现场ＰＡ（ｉｌＰｇａｂｅａｒ，ｄｏｍｍｅａ
胡少轩
（山西国新能源发展集团有限公司，山西太原０００）３０６
摘要
ＦＩＲ滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。本文设计了基于乘累
加器（ｕｉｙＡｃｍｌｉ，Ａ）ＭｌｐｃｕｕｔｎＭＣ的有限冲激响应滤波器（ｉｔＩｐｌｅｏｓＦｔ）介绍了其优ｔｌａｏＦｉｕｅＲｓｎｅｉｒ，ｎｅｍｓｐｌｅ
点及详细的设计方法，给出了基于ＦＧ的实现流程，并ＰＡ最后进行了基于ＪＡＴＧ的硬件协同仿真验证。仿真与实验结果验证了所提出ＭＡＩＣＦＲ的正确性与有效性。
关键词ＦＲ；ＡＦＧ数字信号处理ＩＭＣ；ＰＡ；
行、半并行或并行）来实现。在采样速度慢、系数多时，

基于fpga的滤波器设计与实现

基于fpga的滤波器设计与实现基于FPGA的滤波器设计与实现一、引言滤波器是信号处理中常用的一种工具，它可以通过剔除或增强信号中的特定频率分量来改变信号的特性。

而基于FPGA的滤波器是一种利用可编程逻辑器件FPGA来实现滤波功能的方法。

本文将介绍基于FPGA的滤波器的设计与实现过程。

二、滤波器的基本原理滤波器主要通过改变信号的频谱特征来实现滤波效果。

它可以分为两类：低通滤波器和高通滤波器。

低通滤波器通过剔除高频分量，保留低频分量；高通滤波器则相反，剔除低频分量，保留高频分量。

滤波器的设计需要根据具体的需求选择合适的滤波器类型和参数。

三、基于FPGA的滤波器设计与实现基于FPGA的滤波器设计与实现可以分为以下几个步骤：1. 确定滤波器类型和参数：根据实际需求，选择合适的滤波器类型和参数。

例如，如果需要设计一个低通滤波器，需要确定截止频率和滤波器阶数等参数。

2. 数字滤波器设计：将滤波器的模拟设计转化为数字滤波器的设计。

常见的数字滤波器设计方法有FIR滤波器设计和IIR滤波器设计。

FIR滤波器是一种无反馈的滤波器，具有线性相位特性；IIR滤波器则具有反馈结构，可以实现更高阶的滤波器。

3. 将数字滤波器转化为FPGA可实现的结构：将数字滤波器转化为FPGA可实现的结构，可以采用直接形式实现、级联形式实现或者管线化实现等方法。

其中，直接形式实现是最简单直观的方法，但其硬件资源占用较多；级联形式实现可以减少硬件资源的占用，但增加了延迟；管线化实现则可以兼顾硬件资源和延迟。

4. 使用HDL语言进行FPGA设计：使用HDL语言，如VHDL或Verilog，进行FPGA设计。

根据设计的结构和功能，编写相应的HDL代码。

在编写代码时，需要注意代码的可重用性和可维护性，以便后续的设计和调试。

5. 硬件验证和性能优化：完成HDL代码后，进行FPGA的硬件验证和性能优化。

通过仿真和验证，确保设计的正确性和稳定性。

同时，可以根据实际需求对硬件进行优化，如减小资源占用、降低功耗等。

基于FPGA的FIR低通滤波器的设计与实现

ＡｂｓｔｒａｃｔＴｈｅｔｈｅｏｒｙａｎｄｍｅｔｈｏｄｔｏｒｅａｌｉｚｅＦＩＲｌｏｗ－ｐａｓｓｆｉｌｔｅｒｕｓｉｎｇＤｉｓｔｒｉｂｕｔｅｄＡｒｉｔｈｍｔｅｔｉｃｂａｓｅｄｏｎＦＰＧＡｉｓｐｒｅｓｅｎｔｅｄ．Ｔｈｅｄｅｓｉｇｎ
要使用到滤波器。ＦＩＲ滤波器是数字信号处理中常用的一
种方法，它具有稳定、能保证精确的线性相位的特性＿１］。ＦＰＧＡ具有灵活的可编程特性，突破了并行处理与流水级数的限制，可以很好地实现信号处理的及时性，且它的开发程序可移植性好，开发周期短。而采用ＦＰＧＡ技术来设计ＦＩＲ滤波器正成为设计的趋势ｌ＿２Ｊ。目前，用ＦＰＧＡ设计
丁
（江苏科技大学
伟
张家港２１５６００）
摘要
论文主要研究基于ＦＰＧＡ技术、采用分布式算法实现ＦＩＲ低通滤波器的原理和方法。该设计利用Ｍａｔｌａｂ工具箱设计窗函数
计算ＦＩＲ滤波器系数，并用Ｑｕａｒｔｕｓ１Ｉ进行硬件仿真，仿真结果表明设计ＦＩＲ滤波器的正确性。最后以１６阶的ＦＩＲ低通滤波器为例，给出
ｓｈｏｗｓｔｈｅｄｅｓｉｇｎｅｄＦＩＲｆｉｌｔｅｒｉｓｃｏｒｒｅｃｔ．Ａ１６一ｏｒｄｅｒＦＩＲ１ＯＷｆｉｌｔｅｒｉｓｄｅｓｉｇｎｅｄａｓａｎｅｘａｍｐｌｅ，ｓｈｏｗｉｎｇｔｈｅｓｉｍｕｌａｔｅｄｗａｖｅｓ，ｈａｒｄｗａｒｅｖｅｒｉｉ— ｆ

FPGA实现FIR抽取滤波器的设计

FPGA实现FIR抽取滤波器的设计之蔡仲巾千创作FIR(fini te impulse response)滤波器是数字信号处理系统中最基本的元件，它可以在包管任意幅频特性的同时具有严格的线性相频特性，同时其单位冲激响应是有限的，没有输入到输出的反馈，系统稳定。

因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。

随着可编程逻辑器件的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采取FPGA器件来实现FIR滤波器。

1 FIR滤波器工作原理在进入FIR滤波器前，首先要将信号通过A／D器件进行模数转换，使之成为8bit的数字信号，一般可用速度较高的逐次逼进式A／D转换器，不管采取乘累加方法还是分布式算法设计FIR 滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经过数模转换，因此由FPGA构成的FIR滤波器的输出须外接D／A模块。

FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设计出高速的FIR数字滤波器。

2 16阶滤波器结构在滤波过程中实现抽取，对于抽取率为N的抽取滤波器而言，当进来N个数据时滤波器完成1次滤波运算，输出1次滤波结果。

抽取滤波器的结果和先滤波后抽取的结果是一致的，只是对于同样的数据，进行滤波运算的次数大大减少。

在数字系统中采取拙取滤波器的最大优点是增加了每次滤波的可处理时间，从而达到实现高速输入数据的目的。

采样数据与滤波器系数在控制电路的作用下，分别对应相乘并与前一个乘积累加，经过多次(有多少阶就要多少次)反复的乘累加最后输出滤波结果，将相同系数归类，16阶滤波器公式：乘法器的数量减少一半，但加法器的数量增多了，但相对乘法运算来说，加法运算所占用的资源少的多，运算的速度也快得多。

基于FPGA的FIR数字滤波器的设计和实现

基于FPGA的FIR数字滤波器的设计和实现摘要：本文基于FPGA平台实现了一种FIR数字滤波器，通过对滤波器的设计与实现过程的详细介绍，展示了FPGA在数字滤波器中的应用优势。

首先介绍了数字滤波器的原理及其在信号处理中的重要性，并对FPGA及其特点进行了概述。

接着，详细介绍了FIR滤波器的原理以及其在FPGA上的实现步骤，分析了滤波器设计中需要考虑到的各种因素。

最后，通过实验验证了FPGA上实现的FIR滤波器的性能，并对优化策略进行了讨论。

关键词：FPGA，FIR滤波器，数字信号处理，性能优化1. 引言数字滤波器是现代信号处理的重要组成部分，通过选择性地传递或抑制输入信号的特定频率组成部分，对信号进行处理和改善。

FIR滤波器是数字滤波器中最常用的一种类型，具有线性相位特性、稳定性较强以及易于实现等优势。

而FPGA作为一种可编程逻辑器件，具有灵活性高、可重构性强等特点，成为实现数字滤波器的理想平台。

2. FIR滤波器的原理FIR滤波器是一种线性时不变系统，其输出仅和当前输入值以及过去若干个输入值有关。

该滤波器的输出可以通过输入信号的线性加权和来计算，其中，每个输入值的加权系数通过FIR 滤波器的系数来确定。

FIR滤波器的系数决定了它对不同频率分量的响应，从而实现了信号的滤波目的。

3. FIR滤波器在FPGA上的实现步骤（1）选择合适的FPGA平台和开发工具，如Xilinx FPGA平台和Vivado开发工具。

（2）根据所要设计的滤波器的需求，确定其采样频率、截止频率和滤波器类型等参数，并进行系统级设计。

（3）根据所选参数，设计FIR滤波器的传递函数，并确定滤波器的阶数和系数。

（4）通过数学运算或者通过滤波器设计软件生成滤波器的差分方程。

（5）根据生成的差分方程，使用HDL（HardwareDescription Language）进行滤波器的编写。

（6）进行FPGA的综合、布局与布线、下载与验证，完成滤波器的硬件实现。

基于FPGA的FIR滤波器的实现

００Ｏ１
０１０００ｌＯ１｛
，
ｆ１・ｌｆｃｌｃ１［＋【】０ｃ】［２
ｌＯ０ｌｌ１Ｏ１ｌＯ１０
ｃ＋Ｉ】 … ｃ３ｃＯ＋［】ｃ３［ｌｃ１＋【】Ｊｃ２＋【】【Ｊｃ３
Ｂ一１
ｘｎ＝２ｘ（）２ｘ（）ｂｎ∈ ，Ｊ｛）－ａＢｎ＋ｈｂｎ，（）１ｘ
ｂ－－ｏ
ｌ… ｌ… Ｉ～卜 ◆ ｘ一
将式（）人式（）：２代１得
Ｂ—Ｉ、一Ｉ
ｙ）２（・（＋ｔｃ）ｈ）：Ｉｎｎ ∑２ ∑［・（ｎ一｝）Ｂ）【ｃ】，（ｘｎ・ｎ］
Ｎ— Ｉ
统算法是等到所有乘积已经产生之后再来相加来完成乘累加运算的，分布式算法是一次完成多次乘法运算。同时，布式算法将乘法运算转分换成加法运算，一方面可以有效地提高处理速度，另一方面，可以有还效地节省资源。缺点是查找表的大小随滤波器的阶数的增加呈指数增长，时可以采用分割查找表的方法来降低逻辑资源的消耗。这３基于ＦＧＡ的ＦＲ滤波器的结构．ＰＩＦＧ是一种基于Ｎ输入查找表技术的现场可编程门阵列，具有ＰＡ丰富而规则的逻辑资源和布线资源。由于ＦＧＰＡ内部结构的特点，我们可以根据不同的设计需要，灵活定制硬件实现结构。使用ＦＧ实现ＰＡＦＲ滤波器，要考虑计算速度和芯片面积两个相互制约的因素，实Ｉ需在现过程中主要运用多级流水线技术，采用分布是算法设计乘累加器，可极大地减少硬件电路规模，而且容易实现流水线技术提高电路的运行速度Ｉ ” 。在ＦＧＰＡ中实现的流程如图３所示。

基于fpga的滤波器设计与实现

基于fpga的滤波器设计与实现基于FPGA的滤波器设计与实现一、引言滤波器是信号处理中常用的工具，用于去除信号中的噪声或不需要的频率成分。

在数字信号处理中，滤波器可以通过软件算法实现，但随着现代电子技术的发展，使用基于FPGA的滤波器可以实现更高效、实时的信号处理。

本文将介绍基于FPGA的滤波器设计与实现的方法和步骤。

二、FPGA的基本原理FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，由大量的逻辑门、存储单元和可编程连接组成。

FPGA的特点是可重构性强，可以根据需要编程实现各种逻辑功能。

在数字信号处理中，可以将滤波器的算法实现在FPGA中，利用其并行处理的能力来提高处理速度和效率。

三、滤波器的基本原理滤波器可以根据其频率响应的特点分为低通滤波器、高通滤波器、带通滤波器和带阻滤波器等。

滤波器的设计目标是在保留需要的信号成分的同时，去除不需要的噪声或频率成分。

常用的滤波器设计方法有FIR滤波器和IIR滤波器。

四、基于FPGA的滤波器设计步骤1. 确定滤波器的类型和设计要求：根据信号处理的需求，确定滤波器的类型（低通、高通等）和性能指标（截止频率、通带衰减等）。

2. 确定滤波器的结构：选择合适的滤波器结构，如直接形式、级联形式等。

3. 设计滤波器的传递函数：根据滤波器的类型和设计要求，设计出满足要求的传递函数。

4. 将传递函数转化为差分方程：根据所选滤波器结构，将传递函数转化为差分方程。

5. 实现差分方程的计算：将差分方程转化为FPGA可以计算的形式，使用硬件描述语言（如Verilog、VHDL）编写计算模块。

6. 将计算模块综合到FPGA中：使用相应的工具将计算模块综合到FPGA中，生成比特流文件。

7. 下载比特流文件到FPGA：将生成的比特流文件下载到FPGA中，使其开始工作。

8. 测试和优化：对设计的滤波器进行测试，并根据测试结果进行优化，以满足设计要求。

FIR数字滤波器设计及其FPGA实现

ｉｔｅｆｆｅｃｔｉｖｅｌｙｅｘｔｒａｃｔｓｔｈｅ５ｋＨｚｓｉｎｅｓｉｇｎａ１．ＴｈｅｅｘｐｅｒｉｍｅｎｔｒｅｓｕｌｔｓｉｎｄｉｃａｔｅｔｈａｔｉｔａｃｈｉｅｖｅｓｔｈｅｐｅｆｏｒｍａｒｎｃｅｏｆｔｈｅＦＩＲｆｉｌｔｅｒ，ａｎｄｓｏｍｅｎｅｗａｐｐｒｏａｃｈｅｓａｎｄｍｅｔｈｏｄｓａｒｅｅｘｐｌｏｒｅｄｆｏｒｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔｏｆｔｈｅｄｉｇｉｔａｌｉｆｌｔｅｒ．
中图分类号：ＴＰＴ１３文献标识码：Ａ文章编号：１６７４ — ７７２０（２０１３）１９ — ００２２ — ０３
ＦＩＲｄｉｇｉｔａｌｆｉｌｔｅｒｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｎＦＰＧＡ
Ａｂｓｔｒａｃｔ：ＢａｓｅｄｏｎｔｈｅＦＰＧＡｈａｒｄｗａｒｅｐｌａｔｆｏｍ，ｔｒｈｅｄｉｇｉｔａｌＦＩＲｆｉｌｔｅｒｍｏｄｅｌｉｓｄｅｓｉｇｎｅｄｂｙｕｓｉｎｇＤＳＰＢｕｉｌｄｅｒｏｆＦＰＧＡｔｏቤተ መጻሕፍቲ ባይዱ
ｓｉｍｕｌａｔｅｓｙｓｔｅｍｍｏｄｅｌａｎｄｇｅｎｅｒａｔｅｔｈｅＶＨＤＬｐｒｏｊｅｃｔｌｆｉｅｓ，ｏｒｇａｎｉｚｅｔｈｅｃｏｒｒｅｓｐｏｎｄｉｎｇｔｏｐｐｒｏｇｒａｍｔｏｉｆｔｗｉｔｈｔｈｅｈａｒｄｗａｒｅｓｙｓｔｅｍ

高斯滤波的FPGA实现

高斯滤波的FPGA实现高斯滤波是一种常用的图像滤波算法，用于平滑图像并减少噪声。

FPGA（Field Programmable Gate Array）是一种可重新配置的硬件芯片，由于其并行计算的特性，适合用于高性能的图像处理任务。

因此，将高斯滤波算法实现在FPGA上可以实现实时性能和功耗优化。

实现高斯滤波的FPGA设计主要包括以下几个步骤：输入数据接口模块，FIR滤波器模块，图像存储器，以及输出数据接口模块。

首先，输入数据接口模块用于接收来自图像源的原始数据。

由于FPGA对数据的处理是以离散时间片的方式进行的，因此需要将输入数据进行采样和量化处理，以适应FPGA的输入要求。

接着，将采样后的数据传输到FIR滤波器模块进行滤波处理。

FIR滤波器模块采用一维FIR滤波器进行高斯滤波。

FIR滤波器是一种基于差分方程的滤波器，可以通过调整滤波器的系数来实现不同的滤波效果。

在高斯滤波中，滤波器的系数取决于高斯函数的离散化。

滤波器模块首先需要将输入数据存储在一个缓存器中，然后对缓存器中的数据进行卷积运算。

卷积运算是FIR滤波器的核心操作，可以通过多级线性插值运算来实现。

最后，将卷积运算结果存储在图像存储器中。

图像存储器用于存储滤波器模块输出的图像数据。

由于高斯滤波是一种卷积运算，它将对输入图像进行平滑处理并生成一个平滑后的输出图像。

因此，图像存储器的大小需要与输入图像的大小相匹配。

最后，输出数据接口模块用于将经过高斯滤波处理后的图像数据传输给显示设备或其他存储设备。

输出数据接口模块的设计与输入数据接口模块类似，需要进行数据的采样和量化处理。

为了进一步提高高斯滤波的性能，可以采用流水线技术将不同的模块并行化处理。

流水线技术可以将多个操作同时进行，从而提高整个系统的并行处理能力和效率。

总结来说，高斯滤波的FPGA实现主要包括输入数据接口模块，FIR 滤波器模块，图像存储器，以及输出数据接口模块。

通过合理设计这些模块的功能和流水线技术的运用，可以实现高性能和功耗优化的高斯滤波FPGA设计。

基于FPGA的FIR滤波器设计

基于FPGA的FIR滤波器设计一、设计目的为了帮助学生深入理解和消化基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理与应用》和《《FPGA 系统设计与应用》几门课程融合在一起开设的FPGA综合实验课程设计。

本次完成的是利用FPGA来完成FIR滤波器的设计、程序设计和实验调试任务。

二、设计要求（1）基本要求利用所学知识，采用VHDL语言完成FIR滤波器的设计仿真。

要求用VHDL 编程设计底层文件，顶层文件可任意（可用原理图方式或文本方式）；完成仿真文件（包括MATLAB和QUARTUSII两种仿真）并对其结果比较。

具体设计指标如下：（1）采样频率SF=80KHz；（2）截止频率KHzFC10=；（3）输入序列为10位（最高位为符号位）；（4）窗口类型为kaiser窗，β=0.5 ；（5）滤波器长度为16 ；（6）输出结果保留10位。

（2）提高部分根据所学知识，设计出一个具有频率控制功能DDS，要求输出频率分别为10KHz和100KHz，将输出的两路数字信号进行叠加，并通过所设计的FIR滤波器进行滤波，将滤波输出的数字信号通过D/A转换电路输出波形，并用示波器观察输出波形，并完成测试结果分析。

结构框图如图1-1所示。

图2-1 整体结构框图三、设计原理3.1 FIR 滤波器由线性系统理论可知，在某种适度条件下，输入到线性系统的一个冲击完全可以表征系统。

当我们处理有限的离散数据时，线形系统的响应（包括对冲击的响应）也是有限的。

若线性系统仅是一个空间滤波器，则通过简单地观察它对冲击的响应，我们就可以完全确定该滤波器。

通过这种方式确定的滤波器称为有限冲击响应（FIR)滤波器。

3.2 线性FIR 滤波器原理FIR 滤波器响应（简称FIR ）系统的单位脉冲响应()h n 为有限长序列，系统函数()H z 在有限z 平面上不存在极点，其运算结构中不存在反馈支路，即没有环路。

（34条消息）FIR滤波器的MATLAB与FPGA的设计实现

（34条消息）FIR滤波器的MATLAB与FPGA的设计实现引言数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。

有限脉冲响应(Finite Impulse Response,FIR)滤波器可以设计成任意幅频特性，同时保证精确，严格的线性相位特性。

因此在电子通信、图像处理、模式识别等领域，FIR数字滤波器被广泛应用。

本文主要通过以低通滤波器的MATLAB与FPGA的设计实现来介绍FIR滤波器的原理介绍，架构研究，设计实现等。

原理介绍FIR滤波器的方程表达式为：y(n)=∑x(k)h(n-k) k=0,1…N-1;0≦n≦N-1;其方程分解式为：y(n)=h(0)x(n)+h(1)x(n-1)+h(2)x(n-2)+…+h(k)x(n-k);根据FIR滤波器的幅频特性可知，FIR滤波器为奇对称和偶对称两种形式。

例如当滤波器阶数为偶数n=3时，根据线性相位跟对称法则可得：h(0)=h(3)，h(1)=h(2);可得到方程式为：y(n)=h(0){x(n-1)+x(0)}+h(1){x(n-2)+x(1)}；当滤波器阶数为奇数n=4时，根据线性相位跟对称法则可得：h(0)=h(4)，h(1)=h(3)，h(2)独立一个;可得到方程式为：y(n)=h(0){x(n-1)+x(0)}+h(1){x(n-2)+x(n-3)}+h(2)x(n-2)；故其系统函数为从其系统函数可以看得出FIR系统是线性时不变系统，只在原点上存在极点，这使得FIR系统具有全局稳定性。

从FIR系统函数也可以看得出FIR滤波器其实是由一个抽头延迟线加法器和乘法器的集合构成的。

每个乘法器的操作系数为FIR滤波器系数。

因此这种抽头延迟线结构的架构实现图可如下所示：MATLAB设计实现在matlab里面设计数字滤波器既可以通过窗函数自己编写程序来设计FIR滤波器，也可以通过调用工具箱来设计FIR滤波器。

通过编写程序来设计FIR滤波器比较普遍，滤波器的参数等改动也比较方便，与FPGA做联合功能仿真验证也方便。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

FIR滤波器的FPGA实现方法关键字：：FIR FFT FPGA关键字在数字信号处理系统中，有限脉冲响应(finite impulse response，FIR)数字滤波器是一个非常重要的基本单元。

近年来，由于FPGA具有高速度、高集成度和高可靠性的特点而得到快速发展。

随着现代数字通信系统对于高精度、高处理速度的需求，越来越多的研究转向采用FPGA来实现FIR滤波器。

而对于FIR滤波器要充分考虑其资源与运行速度的合理优化，各种不同的FIR滤波结构各具优缺点，在了解各种结构优缺点后才能更好地选择合适结构来实现FIR滤波。

1FIR数字滤波器FIR数字滤波器由有限个采样值组成，设计中在满足幅值特性时，还能保证精确、严格的相位特性，因此在信号处理等领域得到广泛的应用。

对于FIR滤波器，其输出y(n)表示为如下形式：式中：N为滤波器的阶数(或抽头数)；x(i)表示第i时刻的输入样本；h(i)为FIR滤波器的第i级抽头系数。

由于FIR滤波器的冲击响应为一个有限序列，其系统函数可表示为：FIR滤波器的基本结构如图1所示。

FIR滤波器只在原点处存在极点，所以这使得FIR 滤波器具有全局稳定性。

同时FIR滤波器满足线性相位条件，其冲击响应序列为实数且满足奇对称或偶对称条件，即：2实现方法运用FPGA来实现FIR数字滤波器的结构多种多样，但是主要有以下几类：串行结构、并行结构、转置型结构、基于FFT算法结构、分布式结构。

其他类型的FIR滤波器结构都可以由以上几种结构衍生而来。

2．1串行结构由表达式(1)可知，FIR滤波器实质是做一个乘累加运算，其滤波器的阶数决定了一次乘累加的次数，其串行结构如图2所示。

串行结构的FIR滤波器结构简单，硬件资源占用少，只需要复用1个乘法器和1个加法器，所以成本较低。

但是，这种结构的FIR滤波器要经过多个时钟周期才有输出，同时，内部时钟周期还受到乘法器运算速度的影响，所以该结构的FIR滤波器处理速度慢，只适用于滤波阶数较低且处理速度要求低的系统。

2．2并行结构将串行结构的FIR滤波器展开就可以得到并行结构的FIR滤波器，并行FIR滤波器结构又称作直接型FIR滤波器结构，这种结构是直接根据图1的滤波器结构，用多个乘法器和加法器并行实现。

通常考虑到其滤波器系数的对称性，先对输入值进行加法运算，再进行乘法运算，最后累加输出，以此来减少乘法器的个数，其结构如图3所示。

并行结构的FIR滤波器在1个周期内可以完成1次滤波，运行速度快，虽然利用滤波系数对称性，但仍要占用大量的乘法器和加法器，特别对于滤波阶数高的滤波器，其资源占用较多，如对于256阶的滤波器，其需要128个乘法器来实现。

为提高滤波器速度，常引入流水线结构，即在每次加法或者乘法运算后加入1个寄存器存储数据，使得滤波器可以运行在更高的频率上。

2．3转置型结构根据转置定理，如果将网络中所有的支路方向倒转，并将输入x(n)和输出y(n)相互交换，则其系统函数H(z)不变。

通过转置定理，将并行结构的FIR滤波器变换就可以得到转置型FIR滤波器，其结构如图4所示。

基于并行结构的转置型FIR滤波器实现了数据的并行输入，在1个周期内就能完成1次滤波，并且各级结构相同，在每个阶段都可以读出数据，可以对滤波阶数进行扩展或者缩减，实现任意阶数的滤波器。

但是由于基于的是并行结构，便有着并行结构的一些缺点，主要是对于高阶的滤波器，其资源占用量是巨大的，设计成本高。

虽然这样，转置型FIR滤波器仍是应用广泛的一种滤波器。

2．4基于FFT的结构应用快速傅里叶变换(fast fourier transform，FFT)实现FIR滤波器是一种快速实现滤波算法的重要途径。

由式(1)可知，FIR滤波器的输出y(n)是输入x(n)与系统冲击响应序列h(n)的卷积，应用FFT可以快速实现卷积变换。

如图5所示，先将输入信号x(n)通过FFT变换为它的频谱采样值X(k)，然后再与FIR滤波器的频响采样值H(k)相乘，H(k)可事先存放在存储器中，最后再将乘积X(k)H(k)通过快速傅里叶反变换(IF-FT)还原为时域序列，即得到输出y(n)。

为实现FFT，根据两有限长序列的线性卷积可用其循环卷积代替而不发生混叠，必须选择循环卷积长度N≥N1+N2-1，即将x(n)和h(n)补零至长度为N的序列，即：在基于FFT的FIR滤波器结构中，求X(k)，H(k)以及反傅里叶变换y(n)需要的乘法次数均为N／2log2N，而计算X(k)H(k)需要N次乘法，所以基于FFT的总乘法次数为mf=3／2Nlog2N+N。

由于h(n)满足式(3)条件，所以直接卷积所需的乘法次数为md=1／2N1N2。

假设N1=N2，则比较这两种乘法计算量有：从表1可知，当N1<42时，FFT法的运算量小于直接卷积的运算量，当N1=42时，FFT 法的运算量与直接卷积的运算量相当，当N1>42时，FFT法的运算量大于直接卷积的运算量，并且随着N1增加，FFT法的运算速度越来越快，特别是N1=8192时，FFT法的运算速度与直接卷积相比快上将近100倍。

2．5分布式结构2．5．1分布式算法原理分布式算法(distributed arithmetic，DA)于1973年就由Croisier提出，但是直到FPGA出现，才广泛的被应用于FPGA中计算乘累积和。

对于有符号数x(n)可以用下式的补码形式表示：对于式(7)中的h(i)xb(n-i)代表着输入数据x(n-i)的第i位与抽头系数h(i)的乘积，对于FIR滤波器，其系数h(i)是常数，所以可以事先构造一个查找表。

该查找表存储所有h(i)xb(n-i)的乘积值，通过输入(xb(N-1)，xb(N-2)，…，xb(0))对该表寻址，然后将查得的值乘上2b后移位累加便得到滤波器输出y(n)。

该查找表构造规则如表2所示。

2．5．2基于分布式算法的FIR滤波器结构基于分布式算法的FIR滤波器主要有3种结构类型。

(1)第一种结构为串行分布式结构。

串行分布式FIR滤波器的原理为，首先用所有N个输入量的最低位对DA查找表进行寻址查值，得到一个部分积，将部分积右移一位即相当于除以2后放到寄存器中暂存。

同时，N个输入量的次低位开始对DA查找表进行寻址查值，得到另一个部分积，把该部分积与上一个储存在寄存器中的值进行相加，相加后的值再右移一位放到寄存器中。

以此重复循环累加，直到所有位数都寻址完成，注意最高位寻址后的部分积是相减，最后所得到的值就是所需要的结果。

当N过大，即FIR滤波器的滤波阶数很高时，采用一个查找表来实现将使得存储查找表的ROM变得十分庞大。

为此可采用部分表结构，即将查找表划分为多个部分，N个输入量的同一位对应不同的部分表寻址。

图6所示即为基于4输入部分表结构的串行DA结构。

(2)第二种结构为并行分布式结构。

并行分布式结构就是将N个输入量的不同位进行同时查表，而相同位送入同一个ROM寻址，不同位有不同的ROM。

其结构如图7所示。

第三种结构为串并结合分布式结构。

它是一种折中方案，既要求速度不太高又要求资源占用少。

对于串行分布式算法，是一次一位(one bit-at-a-time，1BAAT)查找表，而并行分布式算法是一次B位(B bits-at-a-time)。

所以串并结合分布式算法采用一次多位，如2BAAT，3BA-AT。

图8所示为4BAAT查找表结构图。

图8中位数B是4的倍数，SRL为移位寄存器。

SRL中第1行从右边数第1列为数据的0位，第2列为数据的1位，第3列为数据的2位，第4列为数据的3位。

类似地，第2行右数第1列为数据的4位，第2列为数据的5位，第3列为数据的6位，第4列为数据的7位。

以后各行按相似的数位顺序排列。

在第一个时钟周期，数据的0，4，…，B-4位同时进入查找表ROM中，查出所要的数据，第二个时钟周期，1，5，…，B-3位同时进入ROM中，查出所要的数据，所查得的数据传递给下一级累加器进行累加，这样依次对剩下的各数据位进行同样的操作。

由于每个块之间相差4位，即16倍，为了对应位相加，所以乘16。

FIR滤波器的分布式算法结构比单独用乘法器实现的速度快，特别是滤波阶数越高，其优势更加明显。

分布式结构中，串行结构是1次查询1位，所以对B位的数据在不算上移位寄存等的时间，完成1次滤波需要B个时钟周期；而并行结构只需要1个时钟周期便完成滤波，所以并行结构是速度最优的结构，但是并行结构需要B个DA查找表，需要大量的ROM来储存，加大了硬件资源的消耗，特别是阶数越高，硬件规模将十分膨大；串并结构综合两种结构优势，实现在速度和规模上的协调。

实际应用中。

需根据系统的要求来选择合适的结构。

3结语本文定性地分析了各种FIR滤波器的FPGA实现方法。

对于低阶的FIR滤波器可采用串行结构、并行结构以及转置型结构来实现，而并行结构和转置型结构的FIR滤波器以牺牲资源损耗来实现了速度上优势；对于高阶的FIR滤波器，基于乘法器结构的串行结构、并行结构及转置型结构在速度上难以达到高速处理的要求，而分布式算法将乘法转换为查表和累加的结构，使得分布式结构的FIR滤波器在速度上得到了提高，但三种不同形式的分布式结构要在综合考虑资源以及速度的基础上进行合理选择；同样采用FFT实现的FIR滤波器以减少运算量来获得了速度上的提高，特别是滤波阶数越高其速度提升越明显。

现代工程技术领域对滤波系统的带宽、高速、信号的实时性处理等方面要求越来越高，在运用FPGA来实现FIR滤波中，基于乘法器结构的FIR滤波器无法满足以上要求，而分布式结构的FIR滤波器巧妙地运用ROM查找表来实现固定系数的乘累加运算，避免了乘法运算，并且在随后的每级加法运算中引入流水线结构，提高了速度。

因此采用分布式算法实现FIR滤波器是目前研究的热点，同时无论哪种分布式算法都要使用ROM来做查找表，但是随着滤波阶数的增加，ROM的数量将会增加，在进一步提高速度的情况下如何减少ROM的数量是今后亟待解决的问题。