无源滤波器设计

AD9912输出端低通滤波器设计

庞观林

2014年4月12日

1设计背景

如图：AD9912是一款DDS芯片，系统最高时钟频率为1GHz，转换效率最大为0.4，其输出端是一个DAC模块，试在输出端设计一个模拟低通滤波器，以滤除宽带噪声.先由网上查得：DAC输出电阻为50欧，FDBK输入测试电阻应在50欧左右。故滤波器输入输出电阻都选50欧讨论。

1

2设计理论基础2

2设计理论基础

巴特沃斯低通滤波器

最平坦：也称二项式或Butterworth响应，提供最平坦通带响应P l p=1+k2∗(w/w c)(2∗N)(其中N为滤波器阶数）

通常选择w=wc时为3dB带宽点，此时可令k=1.

通用Π型和T型LC滤波器的电路形式:

2设计理论基础3

最平坦低通原型归一化元件参数

最平坦低通滤波器

2设计理论基础4

等纹低通滤波器原型

等波纹：也称Chebyshev响应，以通带波纹换取陡峭的截止响应：

同样，如果选择w=wc时为3dB带宽点，此时可令k=1。

3dB波纹时等波纹低通原型归一化参数值

3设计过程5

3设计过程

巴特沃斯低通滤波器设计

（1）选截止频率为400MHZ，由上图阶数与归一化关系可知：要实现主带衰减40db,至少要选用3阶滤波器以上，阶数越高，其衰减斜率越大，但考虑其同时越难设计，综合考虑采用4阶滤波器。

（2）由上述设计背景可知，该滤波器输入输出电阻为50欧，R s

=1,故可

R L

采用4阶II型:

3设计过程6

（3)由上表获取归一化参数值：

R s=R l=1.0000,C1=0.7654￿L1=1.8478C2=1.8478,L2=0.7654 (4)归一化：R s=50om,F SF=2∗pi∗400∗106

C1′=C1=6.09pf

C2′=14.7pf

=0.03676uh

L1′=Z∗L1

F SF

L2=0.01523uh

(5)运用matisim仿真实现：

在通带内，其稳定为-6.021db:

当下降3db时，其为400.132MHZ,与期望值相符

3设计过程7

当下降40db时,其为1.274GHZ，由上图阶数与归一化图可读出，4阶下降40db时其归一化值为3.1左右，换算成实际值为12.4GHZ左右，与设计读出结果相符

3设计过程8等纹低通滤波器原型

（1）选用三阶等纹低通滤波器:

（2)由上表获取归一化参数值：

R s=R l=1.0000,L1=L2=3.3487C1=0.7117

(3)归一化：R s=50om,F SF=2∗pi∗400∗106

=5.663pf

C1′=C1

Z∗F SF

L1′=L2′Z∗L1=0.06662uh

(4)运用multisim仿真实现：

在通带内，其稳定为-6.024db:

3设计过程9当下降3db时，其为399.899MHZ,与期望值相符

当下降40db时,其为1.217GHZ

4设计总结10

4设计总结

由上可知，巴特沃斯低通滤波器设计方法与等纹低通滤波器设计方法均可实现对本设计要求，但两者在通带内均有6db左右的衰减，由上图可看出两者不同之处在于巴特沃斯低通滤波器在通带内较平坦，但其主带衰减较慢。而等纹低通滤波器在通带内有起伏，但其主带衰减较快，体现在于其用三阶就与四阶巴特沃斯低通滤波器具有相同主带衰减。这也证明主带衰减是要用通带的稳定来换取的。实际运用哪种设计方法得看通带稳定度和主带衰减要求。当然，阶数越高，两者越好，但实际设计难度较大。