数字逻辑简明教程 第7章
《数字电路与数字逻辑》第七章
ppt课件
15
③放电阶段：
u C 1 3 V C ， CR 0 则 (或 1 ) ， S 0 ， u o 0 ；第二暂稳态
u C 1 3 V C， CR 则 0 ， S 1 ， u o 1 ；第一暂稳态
ppt课件
ppt课件
8
(3) 3脚—输出端
(4) 4脚—直接置0端
(5) 5脚—电压控制端UIC ①接UREF ，则高触发电平、低触发电平分别为
UREF 、12UREF ②不接UREF ，则高、低触发电平分别为
32VCC 、13VCC
ppt课件
9
(6) 6脚—高触发输入端（阈值输入端） (7) 7脚—放电端 (8) 8脚—电源端
当ui为高电平时，uo为低电平； 当ui变为低电平时，uo变为高电平；
tr
tf
Um
tW
T
ppt课件
4
P1
△U
P2
图 7.1.2Βιβλιοθήκη 矩形脉冲的参数ppt课件5
第二节 集成定时器
一、555定时器的结构
1.组成 分压器，电压比较器，基本SREF，集电极开 路输出的放电三极管。
2.各引脚功能 (1) 1脚—接地端 (2) 2脚—低触发输入端（触发输入端）
ppt课件
6
V CC
16
3.矩形波参数
T P H 0 .7 (R A R B )C ;H (R A R B )C
T PL 0.7R BC
;LRBC
T T P T H P 0 L . 7 ( R A 2 R B ) C
qtW T PH R AR B T T PH T PLR A2R B
精品课件-数字电子技术-第7章
第7章 集成逻辑门电路简介
7.4 已知电路和输入信号的波形如图7.12所示，信号 的重复频率为1 MHz，每个门的平均延迟时间tpd=20 ns，试 画出：（1） 不考虑tpd影响时的波形；（2） 考虑tpd影响
第7章 集成逻辑门电路简介
图7.12 题7.4图
第7章 集成逻辑门电路简介
7.5 电路如图7.13所示。（1） 分别写出Y1、Y2、Y3、 Y4的逻辑函数表达式；（2） 若已知A、B、C的波形，试分别 画出Y1、Y2、Y3、Y4
(4) DE段。当UI≥1.4 V时，V2、V5饱和，V4截止，输 出为低电平, 与非门处于饱和状态, 所以把DE段称为饱和
第7章 集成逻辑门电路简介
4. （1） 输出高电平UOH和输出低电平UOL。电压传输特性 曲线截止区的输出电压为UOH，饱和区的输出电压为UOL。 一般产品规定UOH≥2.4 V，UOL＜0.4 V （2） 阈值电压Uth。电压传输特性曲线转折区中点所 对应的输入电压为Uth，也称门槛电压。一般TTL与非门的 Uth≈1.4 V
Y=Y1·Y2
第7章 集成逻辑门电路简介
图7.4 实现“线与”功能的电路
第7章 集成逻辑门电路简介
但是普通TTL逻辑门的输出端是不允许直接相连的，如 图7.5所示电路：设门1的输出为高电平（Y1=1）， 门2的输 出为低电平（Y2=0），此时门1的V4管和门2的V5管均饱和导通， 这样在电源UCC的作用下将产生很大的电流流过V4、V5管使V4、 V5
第7章 集成逻辑门电路简介
（3） 关门电平UOFF和开门电平UON。保证输出电平为 额定高电平（2.7 V左右）时，允许输入低电平的最大值， 称为关门电平UOFF。通常UOFF≈1 V ， 一般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平（0.3 V）时， 允许输入高电平的最小值，称为开门电平UON。通常 UON≈1.4 V，一般产品要求UON≤1.8 V
数字逻辑欧阳星明第四版华科出版1~7全答案ppt课件
Y＝ XYXY＝ XYXY＝ XY ，
所以，X＝Y。
.
18
习题课
2.6 用逻辑代数的公理、定理和规则将下列逻辑函数化简为 最简“与－或”表达式 。
（1） FAB ABCBC
（2） FABBBCD
（3） F (A B C )A ( B )A ( B C )
（4） FB C D D (B C )A ( C B )
.
2
习题课
1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？
解答： 根据一个电路有无记忆功能，可将数字逻辑电路分为组
合逻辑电路和时序逻辑电路。如果一个逻辑电路在任何时刻 的稳定输出仅取决于该时刻的输入，而与电路过去的输入无 关，则称为组合逻辑电路。由于这类电路的输出与过去的输 入信号无关，所以不需要有记忆功能。如果一个逻辑电路在 任何时刻的稳定输出不仅取决于该时刻的输入，而与电路过 去的输入相关，则称为时序逻辑电路。由于这类电路的输出 与过去的输入信号相关，所以要有记忆功能，要用电路中的 记忆元件的状态来反映过去的输入信号。
解答：
8421码： 十进制： 2421码：
0110 1000 0011 0011 0101 0000 350 0011 1011 0000
0100 0101.1001 0001 0010.0110 12.6 0001 0010.1100
.
10
习题课
1.12 试用8421码和Gray码分别表示下列各数。
4×8-3
（4）(785.4AF)16＝7×162＋8×161＋5×160＋4×16-1＋
10×8-2
＋15×16-3
.
5
习题课
1.6 将下列二进制数转换成十进制数、八进制数和十六进制 数。
精品课件-数字逻辑简明教程(江小安)-第6章
第六章 脉冲波形的产生与变换 图6－1 RC暂态电路波形
第六章 脉冲波形的产生与变换
由图6－1可看出，脉冲形成电路的组成应有两大部 分：惰性电路和开关。开关是用来破坏稳态，使惰性电路产生 暂态的。开关可用不同的电子器件来完成，如可用运算放大器， 分立器件晶体三极管或场效应管，也可以用逻辑门。目前用得 较多的是555
uC (0 ) 0 uC () U DD
充 (R1 R2 )C
第六章 脉冲波形的产生与变换
电路处于维持原状态，电容C不可能充至UDD。过程如下：
当 1U 电管3 V
DD
uC
2 3
U
时，但当
DD
uC
2 3
UD时D ，输出uO为低电平，放
放电管V导通时，电容C通过电阻R2和放电管放电，电路进 入第二暂稳态期，放电过程为
R是专门设置的可从外部进行置“0”的复位端，当R=0 时，经反相后将或非门封锁，输出为0，使Q=0，输出uO=0。
第六章 脉冲波形的产生与变换
4. 放电管V是N沟道增强型的MOS管，其控制栅为0电平 时截止，为1 两级反相器构成输出缓冲级，反相器的设计考虑了有 较大的电流驱动能力，一般可驱动两个TTL门电路。同时，输 出级还起隔离负载对定时器影响的作用。
为了使电路能正常工作，要求外加触发脉冲的宽度TIW 小 信于 号TuWI和触发电路之间加一微分电路，如13 U图。DD6为－此4所，示常。在输入
第六章 脉冲波形的产生与变换 图6－4 具有微分环节的单稳态电路
第六章 脉冲波形的产生与变换 恢复期：当放电管V导通时，定时电容C通过放电管迅
速放电，即进入恢复期，恢复到静止期状态。恢复期TR由下式 决定：
第六章 脉冲波形的产生与变换
数字电子技术基础简明教程课件第1章_逻辑代数的基础知识
整数部分采用除2取余法， 先得到的余数为低位，后 得到的余数为高位。
2 2 2 2 2 2 44 余数 低位
小数部分采用乘2取整法， 先得到的整数为高位，后得 到的整数为低位。
0.375 × 2 整数 0.750 „„„ 0=K－1 0.750 × 2 1.500 „„„ 1=K－2 0.500 × 2 1.000 „„„ 1=K－3
换值。例如（153.375）10＝（10011001.011）2 －） －） －） －） －） －） 153.375 128 25.375 16 9.375 8 1.375 1 0.375 0.25 0.125 0.125 0 27 24 23 20 2－2 2－3 28＝256＞153.375＞27＝128 25＝32＞25.375＞24＝16
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100
又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1-13）
3、二进制数
数字符号为：0、1；基数是2。 运算规律：逢二进一，借一当二，即：1＋1＝10，10－1＝1。 二进制数的权展开式：如： (101.01)2＝ 1×22＋0×21＋1×20＋0×2－1＋1×2－2 ＝(5.25)10
（1-24）
1.1
1.1.1
逻辑代数的基本概念、公式和定理
基本和常用逻辑运算
一、三种基本逻辑运算
1、与运算（逻辑乘）
定义：当决定一个事情的各个条件全部具备时，这件 事情才会发生，这样的因果关系称为与逻辑关系。 如图开关A，B串联控制灯泡 Y 。开关A，B都断开，灯泡Y +V 不亮；开关A断开，开关B闭合， 灯泡Y不亮；开关A闭合，开关 B断开，灯泡Y不亮；开关A，B 都闭合，灯泡Y亮。
大学_数字逻辑第四版(欧阳星明著)课后习题答案下载
数字逻辑第四版（欧阳星明著）课后习题答案下载数字逻辑第四版（欧阳星明著）课后答案下载第1章基础概念11.1概述11.2基础知识21.2.1脉冲信号21.2.2半导体的导电特性41.2.3二极管开关特性81.2.4三极管开关特性101.2.5三极管3种连接方法131.3逻辑门电路141.3.1DTL门电路151.3.2TTL门电路161.3.3CML门电路181.4逻辑代数与基本逻辑运算201.4.1析取联结词与正“或”门电路201.4.2合取联结词与正“与”门电路211.4.3否定联结词与“非”门电路221.4.4复合逻辑门电路221.4.5双条件联结词与“同或”电路241.4.6不可兼或联结词与“异或”电路241.5触发器基本概念与分类251.5.1触发器与时钟271.5.2基本RS触发器271.5.3可控RS触发器291.5.4主从式JK触发器311.5.5D型触发器341.5.6T型触发器37习题38第2章数字编码与逻辑代数392.1数字系统中的编码表示392.1.1原码、补码、反码412.1.2原码、反码、补码的运算举例472.1.3基于计算性质的几种常用二-十进制编码48 2.1.4基于传输性质的几种可靠性编码512.2逻辑代数基础与逻辑函数化简572.2.1逻辑代数的基本定理和规则572.2.2逻辑函数及逻辑函数的表示方式592.2.3逻辑函数的标准形式622.2.4利用基本定理简化逻辑函数662.2.5利用卡诺图简化逻辑函数68习题74第3章数字系统基本概念763.1数字系统模型概述763.1.1组合逻辑模型773.1.2时序逻辑模型773.2组合逻辑模型结构的数字系统分析与设计81 3.2.1组合逻辑功能部件分析813.2.2组合逻辑功能部件设计853.3时序逻辑模型下的数字系统分析与设计923.3.1同步与异步933.3.2同步数字系统功能部件分析943.3.3同步数字系统功能部件设计993.3.4异步数字系统分析与设计1143.4基于中规模集成电路(MSI)的数字系统设计1263.4.1中规模集成电路设计方法1263.4.2中规模集成电路设计举例127习题138第4章可编程逻辑器件1424.1可编程逻辑器件(PLD)演变1424.1.1可编程逻辑器件(PLD)1444.1.2可编程只读存储器(PROM)1464.1.3现场可编程逻辑阵列(FPLA)1484.1.4可编程阵列逻辑(PAL)1494.1.5通用阵列逻辑(GAL)1524.2可编程器件设计1604.2.1可编程器件开发工具演变1604.2.2可编程器件设计过程与举例1604.3两种常用的HDPLD可编程逻辑器件164 4.3.1按集成度分类的可编程逻辑器件164 4.3.2CPLD可编程器件1654.3.3FPGA可编程器件169习题173第5章VHDL基础1755.1VHDL简介1755.2VHDL程序结构1765.2.1实体1765.2.2结构体1805.2.3程序包1835.2.4库1845.2.5配置1865.2.6VHDL子程序1875.3VHDL中结构体的描述方式190 5.3.1结构体的行为描述方式190 5.3.2结构体的数据流描述方式192 5.3.3结构体的结构描述方式192 5.4VHDL要素1955.4.1VHDL文字规则1955.4.2VHDL中的数据对象1965.4.3VHDL中的数据类型1975.4.4VHDL的运算操作符2015.4.5VHDL的预定义属性2035.5VHDL的顺序描述语句2055.5.1wait等待语句2055.5.2赋值语句2065.5.3转向控制语句2075.5.4空语句2125.6VHDL的并行描述语句2125.6.1并行信号赋值语句2125.6.2块语句2175.6.3进程语句2175.6.4生成语句2195.6.5元件例化语句2215.6.6时间延迟语句222习题223第6章数字系统功能模块设计2556.1数字系统功能模块2256.1.1功能模块概念2256.1.2功能模块外特性及设计过程2266.2基于组合逻辑模型下的VHDL设计226 6.2.1基本逻辑门电路设计2266.2.2比较器设计2296.2.3代码转换器设计2316.2.4多路选择器与多路分配器设计2326.2.5运算类功能部件设计2336.2.6译码器设计2376.2.7总线隔离器设计2386.3基于时序逻辑模型下的VHDL设计2406.3.1寄存器设计2406.3.2计数器设计2426.3.3并/串转换器设计2456.3.4串/并转换器设计2466.3.5七段数字显示器(LED)原理分析与设计247 6.4复杂数字系统设计举例2506.4.1高速传输通道设计2506.4.2多处理机共享数据保护锁设计257习题265第7章系统集成2667.1系统集成基础知识2667.1.1系统集成概念2667.1.2系统层次结构模式2687.1.3系统集成步骤2697.2系统集成规范2717.2.1基于总线方式的互连结构2717.2.2路由协议2767.2.3系统安全规范与防御2817.2.4时间同步2837.3数字系统的非功能设计2867.3.1数字系统中信号传输竞争与险象2867.3.2故障注入2887.3.3数字系统测试2907.3.4低能耗系统与多时钟技术292习题295数字逻辑第四版（欧阳星明著）：内容提要点击此处下载数字逻辑第四版（欧阳星明著）课后答案数字逻辑第四版（欧阳星明著）：目录本书从理论基础和实践出发，对数字系统的基础结构和现代设计方法与设计手段进行了深入浅出的论述，并选取作者在实际工程应用中的一些相关实例，来举例解释数字系统的设计方案。
数字电子技术基础简明教程(第三版) 4-6章
抗干扰0 能1力极0 强；异步置0
只有置1
0
1、00 置不1用0
功能异不。步允置许1
3. T 型触发器
在CP作用下，当T = 0时保持状态不变，T =1 时状态 翻转的电路，叫T 型时钟触发器。
Q
Q
1T C1
T Q n+1 功能 Q n1 T Q n TQ n
0 Q n 保持
T Qn
1 Q n 翻转 CP 下降沿时刻有效
56 引出端 功能 14
VCC
98 7
地
特性表 SD D CP RD
3.C边P 沿D0 DR触1–D 发S–1D器Q主n0+1要特点同步注置0
4 2 3 1 10 12 11 13
–SD1 CP1 – S–D2 CP2 –
D1 RD1 D2 RD2
C1P
的11上升11 沿Q1(正n 边保沿同持)步(或置无下1效降) 沿(负边沿)触发；
2. CP = 1 时跟随。 (Qn1 D) 下降沿到来时锁存 (Qn1 Qn )
三、集成同步 D 触发器
1. TTL 74LS375
Q
G1 >1
R G3 &
Q
>1 G2
S & G4
R
1 S CP
G5 D
D1 CP1、2
D2
D3 CP3、4
D4
74LS375
1 4
1D0 1LE
7 1D1
9 12
换 (2)比较上述特性方程，得出给定触发器中输入
方
信号的接法。
法 (3)画出用给定触发器实现待求触发器的电路。
1. JK D
已有
因此，令J = K = D D
数字逻辑课后答案第七章
= FC4 ⋅ F4F3 ⋅ F4F2
据此，可画出逻辑电路图如图3所示。 图3
7. 试用4路数据选择器实现余3码到8421码的转换。 解答 假定用ABCD表示余3码，WXYZ表示8421码，并选择A、B作为选择变量，可求出各4路 数据选择器的数据输入端分别为：
W : D0 = D1 = 0, D2 = CD, D3 = 1 X : D0 = 0, D1 = CD, D2 = CD, D3 = 0 Y : D0 = 0, D1 = D2 = C ⊕ D, D3 = 0 Z : D0 = 0, D1 = D2 = D, D3 = 1
D80 D40 D20 D10
×
1010
D80 D40 D20 D10
D80 D40 D20 D10
＋
D8 D4 D2 D1
B6 B5 B4 B3 B2 B1 B0
据此，可得到实现预定功能的逻辑电路如图2所示。
B6 B5 B4 B3
B2 B1 B0
T693 0
D40 D40 0 D80 0
T693 0
w团队一直秉承用心为大家服务的宗旨以关注学生的学习生活为出发点旨在为广大学生朋友的自主学习提供一个分享和交流的平台
课后答案网，用心为你服务！
大学答案 --- 中学答案 --- 考研答案 --- 考试答案 最全最多的课后习题参考答案，尽在课后答案网（）！ Khdaw团队一直秉承用心为大家服务的宗旨，以关注学生的学习生活为出发点，
所示。 表3
CP
Q0Q1Q2 F(DR)
0
101
1
1
110
1
2
111
0
3
011
0
4
001
0
《数字逻辑简明教程》课件第1章
的高和低、 脉冲的有与无、 开关的合与开等，电路实现十分容
易。 故数字系统采用二进制。 但二进制书写起来太长， 且不
便于记忆， 因此出现了八进制和十六进制， 它们常用于编程和
书写资料。
1. 八进制的进位规则是“逢八进一”， 它有0、 1、 2、 3、 4、 5、 6、 7这八个数码。 如要表示大于7的数，则采用进位 制计数法， 如(下标O表示为八进制数）：
我们将加了符号位的二进制数称为原码。 原码的优点是 易于辨认， 因为它的数值部分就是该数的绝对值，而且与真 值和十进制数的转换十分方便。 但在采用原码进行运算时， 如两个异号数相减，则首先判定哪个数的绝对值大， 将绝对 值大的数作为被减数，绝对值小的数作为减数， 所得差数的 符号与绝对值大的数的符号保持一致。这样数字设备就要增 加判定数大小的比较设备， 且用减法电路完成减法运算， 这样就增加了设备量。为了减少设备量， 数字设备一般都采 用补码进行运算， 用加法代替减法。
无符号数。 但在实际中， 数有正、 负之分， 用“+”和“-” 表示。 那么， 在数字设备中“+”、 “-”是如何表示的呢？ 将二进制数前增加一个符号位： 正数用“0”表示； 负数用 “1”表示。 如绝对值为9的数，表示如下（用八位二进制码 表示， 最高位为符号位）：
数 真值 +9=+0001001=00001001 -9=-0001001=10001001
第一章 数 制 与 编 码
1.1 数制 1.2 二进制数的算术运算 1.3 常用的编码
1.1 数 制
目前数的表示通常是采用进位制计数法， 即将数划分 为不同的数位， 按位进行累计， 累计到一定数量后， 本位 归零， 同时向高位进位。 由于数码的位置不同， 同样的数 码在不同的数位中表示的数值是不同的。 低位数值小， 高 位数值大。 进位制计数法使用较少的数码就能表示较大的 数。
第7章数字逻辑基础
AB Y 00 1 01 0 10 0 11 1
三、逻辑函数及其表示方法
1.逻辑变量和逻辑函数 在数字系统中，开关的接通与断开，电压的高和低 ，信号的有和无，晶体管的导通与截止等两种稳定的物理 状态，均可用1和0这两种不同的逻辑值来表征，这种仅有 两个取值的自变量称为逻辑变量，通常用字母A、B、 C…来表示。 如果对应于输入逻辑变量A、B、C、…的每一组确 定值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B 、C、…的逻辑函数。记为：
YA BA BA B
异或运算
AB Y 00 0 01 1 10 1 11 0
异或逻辑运算的规则：相同为0，相异为1。
5.同或运算
所谓同或运算，是指两个输入变量取值相同时输出为1， 取值不相同时输出为0。 逻辑表达式：
式中，符号“⊙”表示同或运算，读作“同或”。 同或运算
同或逻辑运算的规则：相同 为1，相异为0
起来的逻辑代数式。它是数字电路输入量与输出量 之间逻辑函数关系的表达式，也称函数式或代数式。 优点：形式简洁，书写方便，直接反映了变量间 的运算关系，便于用逻辑图实现该函数。
例7-4 写出如图所示逻辑图的函数表达式。
解：根据门电路的逻辑符号和对应的逻辑运算， 由前向后逐级推算，即可写出输出函数Y的表达式
（128）8=（1×82+2×81+8×80）10 =（64+16+8）10 =（88）10
（5D）16=（5×161+13×160）10 =（80+13）10 =（93）10
2.十进制数转换二进制
例7-2 求[29]10=[
]2。“除2取余法”
2
29
…余1
底位
2
14
数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章
习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。
解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。
图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。
图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。
因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。
设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。
根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。
图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。
解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。
模块七 数字逻辑基础
7.1.3 数制与码制 本书中采用正逻辑系统。
1．数制 数制是计数进位制的简称。人们在日常生活中，习惯于用十进制数， 而在数字系统中，多采用二进制数，有时也采用八进制数或十六进制数。 （1）十进制：十进制数有0、1、2、…9十个数码，计数的基数是10，进 位规则是“逢十进一”。对于任意一个十进制数N可表示为
t
t
所谓脉冲，是指脉动、短促和不连续的意思。 在数字电子技术中，把作用时间很短的、突变的电压或 电流称为脉冲。 数字信号实质上是一种脉冲信号。 常见的脉冲信号波形有矩形波、尖顶波等多种。
模块七 数字逻辑基础
一个实际的脉冲波形如图6.1.1所示。
0.9A 0.5A 0.1A tr
tp
tf T
实际的矩形波
将首或尾的0去掉后得
( 9 F . 34 ) 16 (10011111 . 001101 ) 2
模块七 数字逻辑基础 7.2 逻辑门电路
逻辑关系指事物的因果关系，即“条件”与“结果”的关系。在数字 电路
中用输入信号反映“条件”，用输出信号表示“结果”，这种电路称逻辑 逻辑电路中最基本的逻辑关系有三种，即：与逻辑、或逻辑、非逻辑。 电路。
模块七 数字逻辑基础
脉冲周期T─周期性脉冲信号前后两次出现的时间间隔。
脉冲频率─单位时间内的脉冲数，与周期的关系为。
f
1 T
脉冲信号又分为正脉冲和
负脉冲，正脉冲的前沿是上
升边，后沿是下降边，负脉 冲正好相反。理想矩形脉冲
如图6.1.2所示。
模块七 数字逻辑基础
7.1.2 逻辑状态的表示方法
数字电路简明教程习题
第一章问题 1得 2 分，满分 2 分八进制数100对应的十进制数是（）。
答案所选答案： B.64正确答案： B.64问题 2得 0 分，满分 2 分逻辑函数F=AB+C写成最小项表达式是。
A 的指定答案： m(1,3,5，6,7)A 的正确答案： F=m1+m3+m5+m6+m7问题 3得 2 分，满分 2 分十六进制数16用二进制表示为（）。
答案所选答案： D.10110正确答案： D.10110问题 4得 10 分，满分 10 分按照数制的构成原理，四进制数一共有个数码，分别是、、、。
A 的指定答案： 4B 的指定答案：0 C 的指定答案： 1 D 的指定答案： 2 E 的指定答案：3A 的正确答案： 4B 的正确答案：0 C 的正确答案： 1 D 的正确答案： 2 E 的正确答案： 3问题 5得 2 分，满分 2 分逻辑函数的取值有种。
A 的指定答案： 2A 的正确答案： 2问题 6得 2 分，满分 2 分用8421BCD 码对十进制数68进行编码，则编码为。
A 的指定答案： 01101000A 的正确答案： 01101000问题 7得 2 分，满分 2 分关于逻辑函数化简的说法，错误的是（ ）。
答案所选答案：C.如果采用公式法化简过程中使用不同的公式得到不同的结果，则只有一个结果是正确的，必须还要做辨别的工作。
正确答案：C.如果采用公式法化简过程中使用不同的公式得到不同的结果，则只有一个结果是正确的，必须还要做辨别的工作。
问题 8得 6 分，满分 6 分基本的逻辑运算主要有、、等。
A 的指定答案： 与B 的指定答案： 或C 的指定答案： 非A 的正确答案： 与B 的正确答案： 或C 的正确答案： 非问题 9得 2 分，满分 2 分六进制数50对应的十进制数是（ ）。
答案所选答案： C. 30正确答案：C. 30问题 10得 2 分，满分 2 分逻辑函数F(A,B,C,D)的卡诺图中有7个方格填有1，其他都填的是0，则其最小项表达式有项。
(精选)《数字逻辑》PPT课件
各数位的权是２的幂
二进制数只有0和1两个数码，它的每一位都可以用电子元件 来实现，且运算规则简单，相应的运算电路也容易实现。
运算 规则
加法规则：0+0=0，0+1=1，1+0=1，1+1=10
乘法规则：0·0=0， 0·1=0 ，1·0=0，1·1=1
13
3、八进制
数码为：0～7；基数是8。
零，则每组二进制数便是一位八进制数。(三位聚一位) 0 0 1 1 0 1 0 1 0 . 0 1 0 ＝ (152.2)8
（2）八进制数转换为二进制数：将每位八进制数用3位二进
制数表示。(一位变三位)
(374.26)8 = 011 111 100 . 010 110
17
2、二进制数与十六进制数的相互转换
运算规律：逢八进一，即：7＋1＝10。
八进制数的权展开式：
如：(207.04)10＝ 2×82 ＋0×81＋7×80＋0×8－1＋4 ×8－2 ＝(135.0625)10
4、十六进制
各数位的权是8的幂
数码为：0～9、A～F；基数是16。 运算规律：逢十六进一，即：F＋1＝10。 十六进制数的权展开式： 如：(D8.A)2＝ 13×161 ＋8×160＋10 ×16－1＝(216.625)10
8
本节小结 数字信号的数值相对于时间的变 化过程是跳变的、间断性的。对数 字信号进行传输、处理的电子线路 称为数字电路。模拟信号通过模数 转换后变成数字信号，即可用数字 电路进行传输、处理。
9
1. 2 数制与编码
1.2.1 数制 1.2.2 不同数制间的转换 1.2.3 二进制代码
退出
10
1.2.1 数制
北京化工大学 数字逻辑-数电课件 第07章 脉冲单元电路
7.1 脉冲信号与脉冲电路 7.2 集成门构成的脉冲单元电路
7.3 555定时器及其应用
10－1
7.1 脉冲信号与脉冲电路
7.1.1 脉冲信号
按狭义定义的脉冲信号是指那些持续时间极短， 在瞬间完成突变的电压或电流波形
按广义定义的脉冲信号则指凡是不具有连续正 弦波形状的信号，几乎都可通称脉冲信号
q 占空比
q tW T
10－3
7.1.2 脉冲电路
用来产生和处理（变换、整形、鉴幅等）脉冲 波形的电路称为脉冲电路
从严格的意义上讲，脉冲电路属于模拟电路的 范畴，但是由于脉冲电路与数字电路有着密切的 联系，所以在数字电路课程中有关脉冲电路的内 容常常占有一定篇幅，主要讨论脉冲产生和波形 变换
脉冲电路可以用晶体管或集成电路作为开关和 RC和RL电路构成，按其工作时的电路状态通常分 双稳态电路、单稳态电路和无稳态电路三类
工作原理
VT＋
VCC
VT－
t
vI
84 5 vCO VCC R
6 vI1 555 vO 3 vO
2 vI2
t
7 vO′
0.01mF
1
DVT
VT－
VT＋
vI
10－27
7.3.2 用555定时器构成施密特触发器
施密特触发器的应用
波形变换
vI
—23 VCC —13 VCC
0 vO
VT＋ VT－
t
0
t
10－28
10－10
7.3.2 用555定时器构成多谐振荡器
电路组成VCC8来自4R1R
R 5 vCO
＋ C1 SD
G1
&
G3
数字电子技术简明教程教案
数字电子技术简明教程教案第一章：数字电路基础1.1 数字电路概述介绍数字电路的定义、特点和应用领域解释数字电路与模拟电路的区别1.2 逻辑代数介绍逻辑代数的基本概念和运算规则演绎逻辑表达式和逻辑函数1.3 逻辑门电路介绍常见的逻辑门电路，如与门、或门、非门等分析逻辑门电路的truth table 和逻辑功能第二章：组合逻辑电路2.1 组合逻辑电路概述介绍组合逻辑电路的定义和特点解释组合逻辑电路的输入输出关系2.2 常用组合逻辑电路介绍常用的组合逻辑电路，如编码器、译码器、多路选择器等分析组合逻辑电路的真值表和逻辑功能2.3 组合逻辑电路的设计方法介绍组合逻辑电路的设计方法和步骤通过实例讲解组合逻辑电路的设计过程第三章：时序逻辑电路3.1 时序逻辑电路概述介绍时序逻辑电路的定义和特点解释时序逻辑电路的输入输出关系3.2 常用时序逻辑电路介绍常用的时序逻辑电路，如触发器、计数器、寄存器等分析时序逻辑电路的真值表和逻辑功能3.3 时序逻辑电路的设计方法介绍时序逻辑电路的设计方法和步骤通过实例讲解时序逻辑电路的设计过程第四章：数字电路仿真与实验4.1 数字电路仿真概述介绍数字电路仿真的定义和意义解释数字电路仿真的原理和方法4.2 数字电路仿真软件的使用介绍常见的数字电路仿真软件，如Multisim、Proteus等讲解数字电路仿真软件的使用方法和技巧4.3 数字电路实验介绍数字电路实验的目的和意义讲解数字电路实验的步骤和注意事项第五章：数字电路应用案例分析5.1 数字电路在通信领域的应用介绍数字电路在通信领域的应用案例，如数字调制器、解调器等分析数字电路在通信领域的作用和优势5.2 数字电路在计算机领域的应用介绍数字电路在计算机领域的应用案例，如微处理器、存储器等分析数字电路在计算机领域的功能和性能5.3 数字电路在其他领域的应用介绍数字电路在其他领域的应用案例，如数字控制系统、数字信号处理器等分析数字电路在其他领域的应用前景和挑战第六章：数字电路设计方法6.1 数字电路设计概述介绍数字电路设计的目标和流程解释数字电路设计的两种方法：自顶向下和自底向上6.2 数字电路设计工具介绍数字电路设计中常用的工具和技术，如硬件描述语言（HDL）讲解如何使用这些工具进行数字电路的设计和仿真6.3 数字电路设计实例通过具体的实例讲解数字电路设计的过程和方法分析设计实例中的关键步骤和注意事项第七章：数字电路的测试与维护7.1 数字电路测试概述介绍数字电路测试的目的和方法解释数字电路测试的基本概念，如功能测试和结构测试7.2 数字电路测试技术介绍常用的数字电路测试技术，如静态测试和动态测试讲解如何选择合适的测试技术和方法7.3 数字电路的维护与故障排除介绍数字电路维护的目标和内容讲解数字电路故障排除的步骤和方法第八章：数字电路与系统的优化8.1 数字电路与系统优化的目标介绍数字电路与系统优化的目的和重要性解释数字电路与系统优化的基本概念8.2 数字电路与系统优化的方法介绍常用的数字电路与系统优化方法，如门级优化和逻辑优化讲解如何运用这些方法进行数字电路与系统的优化8.3 数字电路与系统优化的实例通过具体的实例讲解数字电路与系统优化过程和方法分析优化实例中的关键步骤和优化效果第九章：数字集成电路9.1 数字集成电路概述介绍数字集成电路的定义和分类解释数字集成电路的特点和应用领域9.2 数字集成电路的制造工艺介绍数字集成电路的制造工艺，如CMOS和TTL工艺讲解不同制造工艺的特点和应用场景9.3 数字集成电路的应用与选择介绍数字集成电路的应用领域和选择原则讲解如何根据实际需求选择合适的数字集成电路第十章：数字电子技术的综合应用10.1 数字电子技术在通信领域的应用介绍数字电子技术在通信领域的综合应用案例，如数字电话和无线通信系统分析数字电子技术在通信领域的作用和优势10.2 数字电子技术在计算机领域的应用介绍数字电子技术在计算机领域的综合应用案例，如个人计算机和服务器分析数字电子技术在计算机领域的功能和性能10.3 数字电子技术在其他领域的应用介绍数字电子技术在其他领域的综合应用案例，如数字医疗设备和智能家居系统分析数字电子技术在其他领域的应用前景和挑战重点和难点解析1. 数字电路基础：理解逻辑代数和逻辑门电路的基本概念是学习数字电子技术的基础。
精品课件-数字逻辑简明教程(江小安)-第8章
G3 (8,9,10,11,12,13,14,15) G2 (4,5,6,7,8,9,10,11) G1 (2,3,4,5,10,11,12,13) G1 (1,2,5,6,9,10,13,14)
第八章 半导体存储器和表可编程逻辑器件 (3)画出四位二 8
-
进制码转换为格雷
随机存取存储器RAM正常工作时可以随时写入或读出信息， 但断电后器件中的信息也随之消失，因此也称为易失性存储器。 RAM又可分为静态存储器SRAM(StaticRandomAccessMemory)和 动态存储器DRAM(DynamicRandomAccessMemory)两类。DRAM的 存储单元结构非常简单，其集成度远高于SRAM，但它的存取速 度不如SRAM快。
D3 A1A0 A1 A0 A1A0 A1 A0 m0 m1 m2 m3 D2 A1 A0 A1A0 m0 m3 D1 A1A0 m2 D0 A1A0 A1 A0 m1 m3
第八章 半导体存储器和可编程逻辑器件 可见，用ROM实现组合逻辑函数时，将逻辑函数的输入变量
第八章 半导体存储器和可编程逻辑器件 表8－1 图8－2ROM的数据表
第八章 半导体存储器和可编程逻辑器件 8.1.2 ROM在组合逻辑设计中的应用
用ROM实现组合逻辑的基本原理可从“存储器”和“与或
从存储器的角度看，只要把逻辑函数的真值表事先存入 ROM，便可用ROM实现该函数。例如，在表8－1中，将输入地 址A1A0视为输入变量，而将D3、D2、D1、D0视为一组输出逻辑 变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数:
第八章 半导体存储器和可编程逻辑器件 图8－5 熔丝型PROM的存储单元
第八章 半导体存储器和可编程逻辑器件 图8－6 PN结击穿型PROM的存储单元
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
B0 20 )
I 2n
n1
Bi 2i
i0
运算放大器的输出电压为
U
IRf
IRf 2n
n1
Bi 2i
i0
若Rf=R,并将I=UR/R代入上式，则有
U Uf 2n
n1
Bi 2i
i0
可见，输出模拟电压正比于数字量的输入。
倒T型电阻网络的特点是电阻种类少，只有R和2R两种。 因此，它可以提高制作精度，而且在动态转换过程中对输出 不易产生尖峰脉冲干扰，有效地减小了动态误差，提高了转 换速度。倒T型电阻网络D/A转换器是目前转换速度较高且
UR 2i 2n1 R
当Bi=0时，开关Si接地，电流ii=0,因此电流表达式应为
Ii
UR 2n1 R
Bi 2i
根据叠加原理，总的输出电流为
n1
Ii
n1
I
i0
i0
Ii
i0
UR 2n1 R
Bi 2i
UR 2n1 R
Bi 2i
通过集成运算放大器，输出电压为
uO
Ri If
Rf U R 2n1 R
Bi 2i
将 Rf
R 2
代入上式,则得uO Fra bibliotekU R 2n
Bi 2i
由该式可见，输出模拟电压的大小与输入二进制数码成正比，
实现了数字量到模拟量的转换。
例如，UR=8V,输入八位二进制数码为11001011，则输出 电压为
8 uO 28 203 6.34V
权电阻DAC电路简单、直观，便于理解DAC的原理，但 电阻网络中电阻种类太多且范围宽，这给保证转换精度带来 了困难，同时集成也十分困难。因此目前单片集成DAC中， 采用较为广泛的是R－2R倒T型电阻网络DAC电路。
集成运算放大器作为求和权电阻网络的缓冲器，使输出
模拟信号不受负载变化的影响，将电流转换成电压输出，且
可通过改变反馈电阻Rf 输出模拟电压uO与输入数字量Bi的定量关系分析如下： 当输入二进制数码中某一位Bi=1时，开关Si接至基准电
压UR，这时在相应的电阻Ri支路上产生电流
Ii
UR Ri
UR 2n1i R
图7－5 R－2R倒T型网络DAC电路
2.倒T型网络DAC
R－2R倒T型网络DAC电路如图7－5所示。图中S0~Sn-1为模拟 开关，R－2R电阻网络呈倒T型，运算放大器组成求和电路。模拟
开关Si由输入数码Bi控制。当Bi=1时，Si接运算放大器反相输入端， 电流Ii流入求和电路；当Bi=0时，Si将电阻2R接地。根据运算放大 器线性运用时的虚接地概念可知，无论模拟开关Si 处于何种位置， 与Si相连的2R电阻均将接地。这样流过2R电阻上的电流不随开关 位置变化而变化，为确定值。分析R－2R电阻网络可以发现，从
4. 转换时间也称输出建立时间。它是从输入数字信号时开
此外，还有输入低电平、电源电压范围、基准电压范围、 温度系数等参数。
7.1.2 DAC的电路形式及工作原理 1.权电阻DAC 图7－4是权电阻DAC电路，它由基准电压、电子模拟
开关、权电阻网络及求和放大器组成。
图7－4 权电阻DAC电路
开关的位置由输入数字信号控制，输入信号为“1”，则
分辩率 ULSB 1 Um 2n 1
即说明n越大，DAC的分辨能力越高(分辨率越小)。例如,当
n=10时，DAC的分辨率
1 210 1
‰
;当n=11时，DAC的分辨
率
如已知DAC的分辨率及满刻度输出电压Um,则可得出输 入最低位(LSB)B0所对应的输出电压增量ULSB。例如，当 Um=10V,n=10时，DAC的ULSB=10×1‰=10mV；当n=11时， ULSB=10×0.5‰=5mV
该位开关位置接UR，反之接地。选择权电阻网络中的电阻 的阻值时，应该使流过该电阻的电流Ii与该位的权值成正比 例。这样,由MSB位到LSB位每一位的电阻值是相邻高位的2
倍，使各支路电流Ii逐位递减1/2。例如，输入二进制代码最 高位为Bn-1，其位权为2n-1，驱动开关Sn-1连接的权电阻值R n-1=2n-1-(n-1)R=20R；最低位为B0，其位权为20，驱动开关S0连 接的权电阻值为R0=2n-1-(0)R=2n-1R；对于任意位Bi，其位权为 2i，驱动开关Si连接的权电阻值为Ri=2n-1-(i)R，即二进制代码 的位权越大，对应的权电阻越小。
实际中有时也常常用位数来表示分辨率。
3. 精度是实际输出值与理论计算值之差。这种差值是由转 换过程中的各种误差引起的，主要指静态误差，它包括以下
(1)非线性误差：它是由电子开关导通的电压降和电阻
(2)比例系数误差：它是参考电压UR偏离标准值引起的
(3)漂移误差：它是由集成运放漂移产生的误差。增益 的改变也会引起增益误差。
每个节点向左看的二端网络等效电阻均为2R，流过2R支路的电流
从高位到低位按2的整数倍递减。设由基准电压源提供的总电流
为I(I=UR/R)，则流过各节点的电流从高位至低位依次为
I
I
I
I
I Bn1 21 Bn2 22 B1 21 B0 2n
I 2n
(Bn1 2n1 Bn2 2n2
B1 21
B=Bn-12n-1+Bn-22n-2+…+B121+B020
n1
Bi 2i i0
DAC电路输出的是与输入数字量成正比例的电压uO
或电流iO，即
n1
uO (或iO ) K B K Bi 2i
i0
式中,K
图7－2所示为DAC框图。当n=3时，DAC转换电路的输
出与输入转换特性如图7－3所示，输出为阶梯波。
第七章 数/模与模/数转换
7.1 DAC 7.2 ADC
图7－1 A/D、D/A转换器在数字系统中的应用
7.1 DAC
7.1.1 DAC 1.转换特性 DAC电路输入的是n位二进制数字信息B(Bn-1、Bn-2、…、
B1、B0)，其最低位(LSB)的B0和最高位(MSB)的Bn-1Ｒ的权分 别为20和2n-1，故B按权展开后为
图7－2 DAC框图
图7－3 转换特性
2.
DAC的分辨率，即为电路所能分辨的最小输出电压增量
ULSB与满刻度输出电压UMSB(Um)之比。而最小输出电压增量， 就是输入数字量中最低位(LSB)B0状态变化引起对应输出电 压变化的幅值ULSB。由DAC转换特性可知，当Um一定时， 输入数字量的位数n越多，ULSB越小，分辨率为
由于模拟开关的存在，当流过各支路的电流稍有变化， 或由于模拟开关电压降的差别，就会产生转换误差。为进一 步提高D/A转换精度，可采用权电流型DAC，其原理图如图 7－6所示(以四位为例)。电路中，用一组恒流源代替R－2R 倒T型网络。这组恒流源从高位到低位电流的大小依次为I/2、 I/4、I/8、I/16。