基于ADS三阶电荷泵锁相环的分析和仿真
基于ADS三阶电荷泵锁相环的分析和仿真
求得滤波器的电
容 和 电 阻 参 数 如 下 ： Ｃ１＝
Ｃｔｏ·ｔ ττ１２ ，
Ｃ２
＝Ｃｔｏｔ－
Ｃ１，
Ｒ２＝
τ２ Ｃ２
其 中 ， Ｃｔｏｔ
＝
" Ｃ１τ２ τ１
＝
ｋｖΙｃｐ ２πωｃ２Ｎ
１＋（ ωｃτ２） ２ １＋（ ωｃτ１） ２
５ 参数确定和仿真结果
我们的目标是设计一个三阶电荷泵锁相环， 输入参考频率
本栏目责任编辑： 谢媛媛
开发研究与设计技术
基于 ＡＤＳ 三阶电荷泵锁相环的分析和仿真
张明， 吴秀龙， 张兴建， 王诗兵 （ 安徽大学电子科学与技术学院， 安徽 合肥 ２３００３９）
摘要： 在分析锁相环基本原理和线性化模型的基础上， 给出了基于锁相环系统环路带宽和相位裕度的环路滤波器参数的计算公式。 结合具体的参数计算，给出系统参数， 然后用 ＡＤＳ 工具对系统进行仿真， 结果 表 明 利 用 给 出 的 方 法 来 设 定 锁 相 环 的 参 数 ， 通 过 反 复 几 次 的调节能得到一组很好的系统参数， 仿真结果于预期的相吻合， 对三阶电荷泵锁相环的系统设计和仿真有一定的指导意义。
ｆｒｅｆ＝２ＭＨＺ 、ＶＣＯ 的 灵 敏 度 ｋｖ＝３．３ＭＨＺ／Ｖ、 输 出 的 目 标 频 率 参 数 ｆｖｏｕｔ＝８ＭＨＺ、电 荷 泵 电 流 Ｉｃｐ＝１００ｕＡ、环 路 带 宽 ｆｃ＝１００ＫＨＺ ， 相 位 裕 度 Φ＝６０°。通过自己编写的 ＭＡＴＬＡＢ 程序计算出满足上述条件的
滤 波 器 的 参 数 ， 结 果 见 表 １，锁 相 环 的 开 环 、闭 环 传 递 函 数 的 波 特
２ 锁相环的基本原理和线性化模型
一 个 基 本 的 电 荷 泵 锁 相 环 由 鉴 频 鉴 相 器 （ ＰＦＤ） 、 电 荷 泵 （ ＣＰ） 、低通滤波器（ ＬＰＦ） 和压控振荡器（ ＶＣＯ） 组成。系统示意图如 图 １， 其中 Ｎ 是分频器的分频比。
毕业论文-CMOS电荷泵锁相环的研究与设计
CMOS电荷泵锁相环的研究与设计摘要锁相环设计是现代集成电路设计中一个重要的话题，在射频无线通信、高速有线通信、光纤通信以及高性能数字电路等领域中占有重要的地位。
电荷泵锁相环是锁相环应用中最广泛的一种，因为它具有易集成、低功耗、低抖动、低噪声、捕获范围宽等特点。
因此电荷泵锁相环成为IC领域研究中的热点。
本论文首先介绍了锁相环的背景与现状，分析了一般锁相环的组成结构与基本原理并逐步引出电荷泵锁相环，研究了锁相环的非理想特性，并推导了部分组成部分的参数，最终得到锁相环的数理模型。
在此基础上，设计了一个工作在10MHz~100MHz的电荷泵锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及分频器电路模块。
本文鉴相器是由两个RS触发器与一些非门、与非门构成，具有较大的鉴相灵敏度、较小的纹波输出、工作线性区域大和零点漂移小的特点。
电荷泵采用全差分设计，使用了镜像电流源，这样就使电荷泵受温度影响大大减小，同时也稳定了电流的输入。
低通滤波器使用无源二阶滤波器，既降低了制造成本，又避免了极点的产生，提高了电路的稳定性。
本实验的锁相环使用的是电荷泵锁相环基于CSMC0.6um标准CMOS工艺。
仿真结果要求锁相环在5V电源电压下可以在5MHz~120MHz的频率范围内正常工作，占空比为50%±3%，锁定时间小于8μs。
经仿真试验，本设计达到了课题的要求。
关键词：锁相环；鉴频鉴相器；电荷泵；压控振荡器；COMSAbstractPLL design is a modern integrated circuit design is an important topic, occupies an important position in the field of radio frequency wireless communications, high-speed wired communications, optical communications, and high-performance digital circuits and the like . CPPLL is locked loop applications, the most widely used , because it has easy integration, low-power, low-jitter , low -noise , wide capture range of features. Thus IC CPPLL become a hot research field .This paper introduces the background and status of the PLL , followed by analysis of the structure and composition of the basic principles of the general phase-locked loop and gradually leads CPPLL study the non-ideal characteristics of the PLL and derive some parameter components , and ultimately get the PLL mathematical models. On this basis , the design of a work in 10MHz ~ 100MHz charge pump PLL, including phase frequency detector, charge pump , loop filter , VCO and divider circuit modules.This article is some phase NAND gate NAND gate consists of two RS flip-flop having a phase sensitivity of the larger , the smaller the output ripple , and the work of the linear region of the large zero drift characteristics. A fully differential charge pump design, a current mirror , so that the charge pump is reduced greatly affected by temperature , but also the stability of the input current. Second-order low-pass filter using passive filters , not only reduces manufacturing costs, and avoid the extreme generation, but also allows the circuit is very stable.In this study, using a phase-locked loop based TSMC0.35um CPPLL standard CMOS process . The simulation results require phase-locked loop can operate at 3.3V supply voltage in the frequency range of 5MHz ~ 120MHz normal duty cycle of 50% ± 3%, the lock time is less than 8μs. The simulation test, the design meets the requirements of the subject .Key words: low voltage; Low power; CMOS operational amplifier; Rail to rail input目录摘要 (I)Abstract (II)第一章绪论 (5)1.1 锁相环的背景 (5)1.2 锁相环的发展、现状和应用 (5)1.3 论文的章节安排 (7)第二章 CMOS电荷泵锁相环的基本原理及组成 (8)2.1 电荷泵锁相环的基本原理 (8)2.2 CMOS电荷泵锁相环的基本组成 (9)2.2.1 鉴频鉴相器 (9)2.2.2 电荷泵 (10)2.2.3 延时电路 (11)2.2.4 环路滤波器 (12)2.2.5 PFD/CP的非理想效应 (13)2.2.6 压控振荡器 (17)2.2.7 分频器 (17)2.2.8 锁相环的基本性能 (17)2.3 电荷泵锁相环的相位噪声 (18)2.4 本章小结 (19)第三章电荷泵锁相环电路的设计 (20)3.1 电荷泵锁相环电路简介 (20)3.2鉴频鉴相器电路设计与仿真 (20)3.2.1 鉴频鉴相器的 (20)3.2.2仿真波形 (23)3.3 电荷泵和滤波器的设计和仿真 (24)3.3.1电荷泵的设计 (24)3.3.2 环路滤波器的结构 (26)3.3.3 电荷泵和滤波器的仿真 (29)3.4 环路整体仿真 (30)3.5 小节 (31)第四章结论 (32)参考文献 (32)致谢 (33)第一章绪论1.1 锁相环的背景锁相环电路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统。
跳频系统中电荷泵锁相环的事件驱动仿真
跳频系统中电荷泵锁相环的事件驱动仿真
苏彦锋;王涛;衣晓峰;洪志良
【期刊名称】《系统工程与电子技术》
【年(卷),期】2003(025)008
【摘要】为了快速仿真单片集成跳频系统中的电荷泵锁相环,在比较几种常见仿真方法的基础上,重点介绍了电荷泵锁相环的事件驱动模型,并针对这种模型的具体实现提出了一些改进.改进后的模型主要应用于跳频系统中频率合成锁相环的稳定性和建立时间的快速仿真.讨论了电荷泵锁相环事件驱动模型中的近似问题和这种模型同其它模型之间的联系.
【总页数】4页(P925-927,945)
【作者】苏彦锋;王涛;衣晓峰;洪志良
【作者单位】复旦大学微电子学系,上海,200433;复旦大学微电子学系,上
海,200433;复旦大学微电子学系,上海,200433;复旦大学微电子学系,上海,200433【正文语种】中文
【中图分类】TN911
【相关文献】
1.水声信道中跳频通信系统设计与仿真 [J], 岳玲;钱建平;王明洲
2.跳频码分多址系统中混沌跳频序列的优选与仿真 [J], 张琪;郑君里;刘栩
3.三阶电荷泵锁相环系统级设计与仿真验证 [J], 陈文焕;叶星宁
4.电荷泵锁相环的事件驱动建模与仿真 [J], 赵赛果;李巍;王子立
5.跳频锁相环路暂态响应对系统性能的影响 [J], 郑光永
因版权原因，仅展示原文概要，查看原文内容请购买。
电荷泵锁相环..
环路传递函数
F(s)=(1+τ 2s)/τ 1s
(4.3.4)
可得此环路的数学模型,如图4.3.2和图4.3.3(复频域) 所示。
θi(s)
＋ －
＋
θe(s)
ud(s)
Kd
1 2s 1 s
uc(s)
Ko/s
θo(s)
图4.3.2 二阶电荷泵PLL的相位模型 △ω i(s) △ω (s) ＋ K’d ＋ － ud(s) 1 2 s uc(t)
4.1 电荷泵锁相环(CPPL) 电荷泵锁相环如图4.1.1所示。
ui(t) FPD CP LF VCO uo(t)
图4.1.1
电荷泵锁相环
图中: FPD是鉴频鉴相器;
CP是电荷泵;
是模数混合环，与模拟锁相环唯一不同的是鉴相器包 括FPD和CP,称为电荷泵鉴相器。它是数字式的,具有 鉴频鉴相功能,CP为LF提供充放电电荷。 为简化分析过程,以图4.1.2所示的双D鉴相器为例, 来说明鉴频鉴相器的工作原理。
设电荷泵能提供的充放电电流为Ip,则充放电电流在一 个周期内的平均值为: id(t)=Ipθe(t)/2π
e (t ) 2
(4.1.1)
上式即为这种电荷泵鉴相器的鉴相特性。考虑到相位 的周期性,式(4.1.1)所表示的鉴相特性可用图4.1.4表 id(t) 示。
I
-4π
-2π
P
0 -IP
2π
o (t )
o c
p
(4.2.2)
V (t ) K ouc (t )
(4.2.3)
综合考虑(4.1.1) ～(4.1.4)式及（4.2.1）～（4.2.3）, 可得环路的相位模型和频率模型分别如图4.2.2和 4.2.3所示。
基于电荷泵锁相环的有源环路滤波器的设计
基于电荷泵锁相环的有源环路滤波器的设计刘健余【摘要】Loop filter is a key module of the phase-locked loop,it often uses active filter to tune the broadband high-voltage VCO.The paper discusses the basic principles of charge-pump phase-locked loop,then analyzes the structure of the active loop filter and the effects of filter to PLL performance,and derivates the design methods of an active loop filter parameters.The third-order active loop filter is designed according to the subject,and simulated the phase-locked loop system performance using ADS tools,the results coincide with the theory.The experimental results show that the designed filter can satisfy the requirements of the subject,and verify the correctness of this method.%环路滤波器是锁相环中的一个关键模块,对宽带高压VCO进行调谐时,常采用有源滤波器。
在论述了电荷泵锁相环基本原理的基础上,对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析,推导出有源环路滤波器参数的设计方法。
锁相技术第5章 电荷泵锁相环
3
5.1 电荷泵鉴频鉴相器数学模型
电流型电荷泵鉴频鉴相器
“1”
DQ
UP
FF
u1
s 1
s
2
C1
(
s
b
1
1)
Ho(
j)
KVCO I 2
p
(b) b 1
(
j 1
j
)
2
C1
(
j b 1
1)
Ho(
j)
KVCO I p 2
b
1 ( )2
()
b 1 2C1
1 ( j )2 b 1
Ho ( j) 1 c 为环路带宽(也称穿越频率)，此时相角位移为：
号的信道噪声； 环路内部噪声：PLL内部各模块产生的噪声，如鉴相器
和压控振荡器等部件。
若环路用作频率信号源，噪声与干扰会使输出信号频谱不 纯，输出相位产生随机的抖动，频率稳定度变差；若环路 用作通信的收发射机，则输出信噪比下降。较强的噪声与 干扰还会使环路跟踪性能下降，失锁。同时，必然会增加 环路捕获困难。
周期抖动（period jitter）一般有两种表示值： Peak-to-Peak值（峰-峰值）：在第N个周期的上升沿
可能出现的最大偏移值。 RMS值（均方根值）：指第N个周期上升沿相位变化的
标准方差。
24
周期抖动（period jitter）
在周期抖动（period jitter）的测量中： 如果N<10，那么周期抖动（period jitter）称为
《【锁相环中电荷泵的研究】电荷泵锁相环》
《【锁相环中电荷泵的研究】电荷泵锁相环》[摘要]锁相环的运用已经越来越广泛，从时钟产生器到无线通信到有线通信，光通信等等。
在实际应用中，很多工程师都倾向于使用电荷泵型锁相环。
因为它更容易实现尽可能大的或者无限开环增益。
这样，电荷泵在该种结构中将充当非常重要的角色，其中的不理想性将会对整个系统的性能，比如时钟抖动，相位噪声，锁定时间，带宽，功耗等的设计带来挑战。
本文将就以上问题进行详细的分析和研究。
最后本文提出了一种改善性能的增益提高技术电荷泵。
[关键词]锁相环电荷泵相位噪声抖动[中图分类号]tn4[文献标识码]a[文章编号]1007-9416（xx）03-0127-02引言基于电荷泵型的锁相环已经被广泛采用与无线通信系统中，特别是射频收发机的频率综合器中。
随着无线通信不断地发展，通信系统对终端的要求不断地提高，诸如集成度，功耗，噪声等等。
而在无线收发机中，频率综合器是一个非常关键的部分，它的性能将影响整个系统是否能够正常工作。
作为基于电荷泵的频率综合器，电荷泵在其中起着非常关键的作用。
本文接下来几个部分将对电荷泵做一详细全面的研究。
1设计中的不理想性一般的电荷泵型锁相环如图1所示[1]。
理想情况下，电荷泵和鉴频鉴相器为系统提供了无限的直流增益，于是输入和输出的相位差为0。
但是，作为电荷泵，其本身存在很多固有的不理想性，致使实际的频率综合器会有很多不理想效应产生，从而导致性能的降低。
因此，下面将对其中重要的不理想效应进行研究和分析。
1.1漏电流漏电流是电荷泵固有的不理想性，或者说是和完全和工艺相关的。
随着工艺的不断改进，特别是深亚微米级的cmos工艺，漏电流的问题变得越来越严重。
因为漏电流而导致的相位失配相对来说问题不大，但是由此而产生的参考毛刺在频率综合器中是值得特别注意的。
由于漏电流造成的相位失配可以有下式得出[2]，其中是相位失配，是漏电流大小，表示电荷泵的电流大小。
由于相位失配所导致的边带，也就是参考毛刺的大小为：其中，为环路滤波器的极点，是环路滤波器的电阻值，是压控振荡器的增益。
电荷泵锁相环的模型研究和电路设计
结论
本次演示对电荷泵锁相环的模型研究和电路设计进行了详细探讨。通过建立 数学模型并简化分析，我们发现电荷泵锁相环的性能主要受到电荷泵增益、环路 滤波器时间常数以及输入信号频率的影响。在此基础上，我们设计了一款电荷泵 锁相环电路，并对关键元件进行了选择和优化。然而，该电路仍存在一些不足之 处，需要进一步改进。
2、低功耗：该设计方案采用了先进的工艺和电路设计，使得芯片的功耗较 低，延长了设备的使用寿命。
3、高集成度：所设计的锁相环集成电路芯片具有高集成度，减小了设备的 体积和重量，方便了实际应用。
结论：
本次演示通过对高速锁相环集成电路芯片的深入研究和实验验证，提出了一 种针对高速条件下的高效设计方案。实验结果表明，所设计的芯片在高速条件下 具有良好的性能和可靠性。但是，我们也意识到该设计方案仍存在一些不足之处， 例如在复杂电磁环境下的稳定性等问题。
近年来，随着太阳能技术的快速发展，光伏并网逆变器在太阳能发电系统中 得到了广泛应用。三相锁相环设计在光伏并网逆变器控制中具有重要意义，是实 现并网稳定运行的关键技术之一。本次演示将阐述三相锁相环设计及光伏并网逆 变器控制的研究内容和方法。
在光伏并网逆变器控制领域，文献综述表明，现有的研究主要集中在逆变器 拓扑结构、控制策略和并网保护等方面。其中，三相锁相环设计是逆变器控制策 略中的重要组成部分。已有的三相锁相环设计方法主要包括基于PI调节器和基于 同步检测器的设计方法。然而，这些方法在实时性、准确性和稳定性方面仍存在 一定的问题，特别是在复杂环境和恶劣条件下。
模型研究
1、电荷泵锁相环的原理和内部 机制
电荷泵锁相环主要由电荷泵、环路滤波器（Loop Filter）和电压控制振荡 器（VCO）三个主要部分组成。其工作原理是，通过电荷泵将输入信号的相位差 转化为电压，再经环路滤波器滤除高频成分，得到控制VCO的直流电压，最终实 现输出信号与输入信号的相位和频率同步。
第4章 电荷泵锁相环
设电荷泵能提供的充放电电流为Ip,则充放电电流在一 个周期内的平均值为: id(t)=Ipθe(t)/2π
e (t ) 2
(4.1.1)
上式即为这种电荷泵鉴相器的鉴相特性。考虑到相位 的周期性,式(4.1.1)所表示的鉴相特性可用图4.1.4表 id(t) 示。
I
-4π
-2π
P
0 -IP
2π
Ko/s
θo(s)
图4.3.2 二阶电荷泵PLL的相位模型
图4.1.8 ωr固定时电流型鉴相器的鉴频特性
由此可得到它的鉴频特性为:
id (t )
r
IP
(t )
(t ) r
(4.1.2)
由上式(4.1.1)及(4.1.2),
id (t )
Ip 2
(t ) e (t ) 2
(4.1.3) (4.1.4)
(4.1.1)
可得电流型鉴相器的鉴相增益及鉴频增益分别为: 鉴相增益: KdI=IP/2π 鉴频增益: K’dI=IP/ωr
C1
(4.3.1)
图4.3.1 电流型 二阶环的环路滤 波器
Vc (s) 1 2 S Z F ( s) R2 I d ( s) 1S
(4.3.1)
式中τ1=τ2=R2C1。为了得到与模拟环相似的数学模 型,将R2与KdI、K’dI合并,令: 鉴相增益 Kd=IpR2/(2π) 鉴频增益 K’d=IpR2/ω r (4.3.2) (4.3.3)
这样就得到两种数学模型,一个描述环路的锁定或跟 踪性能,另一个描述环路的捕捉性能。前者称为相位 模型,后者称为频率模型。 4.2.1 电流型电荷泵锁相环 常用的电流型鉴相器—滤波器组合电路及其等效 电路如图4.2.1所示。
锁相环应用电路仿真
高频电子线路实训报告锁相环路仿真设计专业学生姓名学号2015 年 6 月24日锁相环应用电路仿真锁相环是一种自动相位控制系统，广泛应用于通信、雷达、导航以及各种测量仪器中。
锁相环及其应用电路是“通信电子电路”课程教学中的重点容，但比较抽象，还涉及到新的概念和复杂的数学分析。
因此无论是教师授课还是学生理解都比较困难。
为此，我们将基于Multisim的锁相环应用仿真电路引入课堂教学和课后实验。
实践证明，这些仿真电路可以帮助学生对相关容的理解，并为进行系统设计工作打下良好的基础。
锁相环的应用电路很多，这里介绍锁相环调频、鉴频及锁相接收机的Multisim仿真电路。
1.锁相环的仿真模型首先在Multisim软件中构造锁相环的仿真模型(图1)。
基本的锁相环由鉴相器(PD)、环路滤波器(I P)和压控振荡器(VCO)三个部分组成。
图中，鉴相器由模拟乘法器A 实现，压控振荡器为V3，环路滤波器由R1、C1构成。
环路滤波器的输出通过R2、R3串联分压后加到压控振荡器的输入端，直流电源V2用来调整压控振荡器的中心频率。
仿真模型中，增加R2、R3及的目的就是为了便于调整压控振荡器的中心频率。
图1 锁相环的仿真模型2.锁相接收机的仿真电路直接调频电路的振荡器中心频率稳定度较低，而采用晶体振荡器的调频电路，其调频围又太窄。
采用锁相环的调频器可以解决这个矛盾。
其结构原理如图2所示。
图2 锁相环调频电路的原理框图实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外，也就是说，锁相环路只对慢变化的频率偏移有响应，使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。
而随着输人调制信号的变化，振荡频率可以发生很大偏移。
图3 锁相环调频的仿真电路根据图2建立的仿真电路如图3所示。
图中，设置压控振荡器V1在控制电压为0时，输出频率为0；控制电压为5V时，输出频率为50kHz。
这样，实际上就选定了压控振荡器的中心频率为25kHz，为此设定直流电压V3为2.5V。
基于TSMC90工艺的20GHz电荷泵锁相环设计
基于TSMC90工艺的20GHz电荷泵锁相环设计关键词：电荷泵锁相环，仿真设计，带宽扩展，相位峰值误差，时间抖动1.引言锁相环是一种广泛应用于通信、处理器、放大器等领域的时钟同步电路，它能够在不同电路之间提供准确的时钟信号。
其中，基于电荷泵的锁相环由于拥有高频率、快速锁定时间和可扩展性等特点，在高速数字通信与微波射频应用中得到了广泛的应用。
本文旨在设计一款基于TSMC 90工艺的20GHz电荷泵锁相环，通过仿真分析各模块电路的特性，提出快速锁相和带宽扩展的解决方案，以实现高精度和高速信号同步。
2. 电荷泵锁相环原理电荷泵锁相环由相位检测器、电荷泵、环形振荡器以及反馈回路等基础模块构成。
其中，锁相环的基准时钟信号与被锁定信号经过相位检测器进行相位比较，从而控制电荷泵的输出相位差。
通过反馈回路将该相位差反馈至环形振荡器中，以保持振荡频率与基准时钟频率相同，从而实现相位同步。
3. 电路设计3.1 锁相环结构本文选用传统的电荷泵锁相环结构，接受主反馈环式结构，同时加入带宽扩展电路，提高锁相环的带宽。
3.2 相位检测器差分对抗相位检测器接受差分对抗技术进行优化，利用两个相位检测器输出的信号反向耦合，从而消除相位误差，提高锁相环的相位峰值误差。
仿真结果显示，使用差分对抗相位检测器可以将相位峰值误差降低至0.05°左右。
3.3 电荷泵电荷泵由多级级联的MOS管组成，通过震荡电压产生不同频率的时钟信号。
通过调整电荷泵的频率和相位，与相位检测器的输出信号进行比较，并通过控制开关器件的导通和截止过程，实现输出相位差的控制。
3.4 带宽扩展双极性转导器（BPF）和环带限放大器（LDO）结合，实现针对负载变化的动态增量调整，从而实现锁相环的带宽扩展。
仿真结果表明，加入带宽扩展模块后，锁相环的带宽可提高至455MHz，同步速率更快。
4. 仿真结果本文使用ADS软件对基于TSMC 90工艺的20GHz电荷泵锁相环进行了仿真验证。
PLL的ADS仿真
本次PLL仿真的目的是用ADS计算环路参数值并估计锁定时间和相噪水平。
其中所选取的锁相环芯片为ADF4350，要求该芯片输出1GHz的点频。
该芯片的一些参数如下:1)输出频率范围为137.5MHz至4400MHz，其中VCO的压控输出范围为2200MHz至4400MHz，具有可编程的1/2/4/8/16分频输出。
2)输入频率范围为10至105MHz，最大鉴相频率为32MHz。
3)在外接电阻为5.1K的情况下，电荷泵输出的最大电流为5mA。
4)VCO的压控增益为33MHz/V，归一化相噪水平为-213dBc/Hz，在输出为2.2GHz的情况下，其相噪水平分别为：-89dBc/Hz@10KHz，-114dBc/Hz@100KHz。
另外我们取参考输入为25MHz，鉴相频率也为25MHz，我们选择VCO输出直接分频模式，即VCO输出4GHz，则N=4000/25=160。
晶振的相噪水平为:-113dBc/Hz@1KHz,-121dBc/Hz@10KHz,-128dBc/Hz@100KHz。
我们选取三阶无源滤波结构，环路带宽设置为20KHz，相位裕度为45°-50°。
一，PLL环路滤波的仿真首先我们先用ADS仿真环路参数。
利用ADS自带的PLL仿真模块，按照以上要求设置好之后就得到了图一的仿真原理图。
图一 PLL的ADS仿真原理图其中以上模块包括了PLL的闭环特性、参数设置区、PLL的开环特性、环路滤波器部分以及仿真所需要的仿真器和优化目标等。
根据我们仿真的要求，我们只需要把PLL的参数区设置成如图二所示的即可。
图二 PLL变量区的参数设置在图二中，VAR1部分的Kv为VCO的鉴相增益，Id为CP的输出电流，NO为分频因子。
VAR2的五个参数为环路滤波器的参数值，其范围是可以设置的。
VAR3部分的UnityGainFreq为期望的环路带宽值，我们定为20KHz。
Min_Phase_Margin 和Max_Phase_Margin分别是最小和最大的相位裕度值，我们希望相位裕度的值为45至50度。
外文翻译基于锁相环的测量信号的处理与仿真
外文翻译毕业设计题目：基于锁相环的测量信号的处理与仿真原文1：Frequency Modulation in Microwave Phase Lock Loop Synthesizers译文1：微波锁相回路合成器的调频原文2：The Design of A Low-Power Low-Noise Phase Lock Loop译文2：低功率低噪声的锁相环的设计Frequency Modulation in Microwave Phase Lock Loop SynthesizersAbstract —This paper shows, that frequency modulation bandwidth of phase locked controlled oscillator (CO) can be simple expanded using precorrecting circuit (corrector) connected to control port of oscillator. A method is presented of calculation of corrector according to exact PLL and frequency response of modulation channel, with experimental demonstration presented of adequacy of described technique being shown.Index Terms —Microwave PLL synthesizer, frequency modulation, maximum deviation, modulation bandwidth.I. INTRODUCTIONIn many microwave systems the synthesizer must generate frequency modulated signal in addition to monochromatic signal generation, its main function. Solution of this problem in case of phase lock loop (PLL) synthesizer becomes complicated due resistance of PLL to the CO modulation, as an automatic control system. The most difficulty is the expansion of modulation band and the modulation index range. The purpose of this paper is contribution in solution of these problems.II. TARGET SETTINGIt is well known that frequency modulation possibility of phase locked CO is limited by cutoff band. Modulation bandwidth corner is equal to PLL angular frequency [1]. In band above cutoff the loop makes no resistance to the CO modulation, but below cutoff its resistance increases when modulating frequency decreases. Thus, modulation bandwidth of CO must be widened up to down the PLL angular frequency. It can be made by three issues:• By decrease of PLL cutoff frequency;•by impact modulating signal into PLL: modulation of the reference frequency, manipulation of feedback division ratio, addition of the modulating signal to control signal of phase detector;•by application of linear precorrection to modulating signal for compensation of high-pass properties of PLL [2,3].Further the last method is considered. It is more effective as it makes no worse on dynamic and spectral purity characteristics of PLL synthesizer like first method and has no limitation of modulation bandwidth above like second way.III. MATHEMA TICAL DESCRIPTION OF CORRECTOR MODEL To improve the modulation sensitivity of CO an active corrector instead the passive corrector [2] is proposed in Fig. 1.Fig. 1. Corrector schematicModulating signal comes to input 1. PLL control signal comes to input 2. Driving signal for CO goes out through output 3.A. Small signal modelCorrector transfer function K1(p) from input 1 to output 3 is represented by:where a, c are gain factors of third stage at low and high frequencies respectively; τ is high frequency time constant of third stage; k is depth of dip of response curve in PLL corner frequency area;b is gain factor of first stage at high frequencies; τ1, τ2 are low and high frequency time constants of dip of response curve respectively. Parameters in (1) can be selected in case of an exact PLL and modulation channel requirements.B. Large signal modelMaximum deviation ΔFmax is limited by several facto rs, which are bound with nonlinear distortions of modulated signal envelope. These distortions appear in such cases as:-voltage or current operational amplifier (opamp) saturation;-CO frequency obtain the corner of regulation curve;-appearance of dynamic distortion of opamp.In first case the maximum deviation with voltage saturation is:where Usat is the saturation voltage of opamp; Kv is CO tuning sensitivity; KL(p) is closed PLL transfer function.In second case maximum deviation is constant equal to distance between average CO frequency and nearest corner of CO regulation curve. In third case maximum deviation is represented by [4]where S is slew rate of opamp.IV. CORRECTOR DESIGN AND TESTFig. 2 shows the calculated and experimental frequency responses of modulation channel with and without corrector. PLL cutoff frequency is 100 kHz, phase margin – 45°, CO tuning sensitivity –95 MHz/V. CO lag is not allowed.Fig. 2. Frequency responses of modulation channel normalized to CO tuning sensitivity Fig. 3 shows calculated and experimental frequency responses of maximum deviation for all types of distortions: solid curve – for first, dotted curve – for second and chain line – for third. Calculation was made for opamp AD829 with Usat=12V. Distance between average CO frequency and nearest corner of CO regulation curve is 50 MHz.From Fig. 2 and 3 is seen that modulation cannel bandwidth with corrector at maximum deviation 100 kHz is of 1,5 kHz facing 100 kHz without corrector. Dynamic distort ions in opamp don’t appear in comparison with two other types. In the fig. 2 experimental curve is close to calculated one. In Fig. 3 experimental curve differs from calculated one because current saturation of opamp has been appeared.V. CONCLUSIONSApplying an introduced corrector in PLL synthesizer one can expand the modulation bandwidth considerably. Here the simple schematic solution and low-cost elements can be used. A calculation method is simple and unlike described one in [3] incorporates the calculation of maximum frequency deviation.Fig. 3. Maximum deviation frequency responses作者：Andrew V. Gorevoy国籍：Russia出处：Siberian Conference on Control and Communications SIBCON–2009微波锁相环合成器的频率调制摘要：本论文表明，通过使用连接预先校正的电路来控制振荡器的端口，柏锁可控制振荡器的调频宽带就能够很容易被扩展。
电荷泵锁相环
电荷泵锁相环
电荷泵锁相环是一种采用电荷泵技术控制电压的电路。
它能够控制电压，达到一定的效果，例如，它能够控制电压精度并保持稳定，使得电子系统具有良好的性能。
它可以实现对示波器、ADC和DAC的精确控制，以满足需要。
由于电荷泵锁相环具有电荷泵技术，它可以有效地抵消由于充放电而产生的电压波动，使得输出电压变化更加稳定。
电荷泵锁相环还可以有效抑制因接地干扰而产生的电压波动。
它通过对电荷泵技术的微小调整，能够实现对示波器、ADC和DAC的精确控制，以满足各种应用需求。
电荷泵锁相环的结构比较简单，一般由三部分组成，包括电压参考电路、电荷泵和放大器。
由于电荷泵锁相环结构简单，它可以实现有效的稳定电压控制，同时还具有低功耗、高精度、可靠性高等特点。
在应用中，电荷泵锁相环可以用于改善示波器、ADC和DAC的精确性，以便满足不同类型的工程应用，比如电源、电力电子、模拟信号处理等。
此外，电荷泵锁相环也可以用于LED屏幕的驱动电路，保证LED的稳定显示效果，可以有效抵消晶体管的电压波动，确保LED 显示屏的长期稳定性。
另外，电荷泵锁相环还可以用于LCD屏幕的控制，可以实现高精度的电压控制，以保证LCD屏幕的良好显示效果。
由于电荷泵锁相环具有低功耗、高精度、可靠性高等特点，它也被广泛用于手机、穿戴设备和汽车电子系统中，以满足高精度控制的要求。
综上所述，电荷泵锁相环是一种非常实用的电路控制方案，它能够有效地控制电压，达到一定的效果，因此，电荷泵锁相环被广泛应用于各种电子设备和系统中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图分别见图 ５、６。从图 ５ 可以看出环路带宽 １００ＫＨＺ， 相位裕度为
６０°。
表 １ 参数计算结果
图 ６ 三阶电荷泵锁相环闭环波特图 图 ７ ＶＣＯ 的控制电压曲线
图 ５ 三阶电荷泵锁相环开环波特图 用 Ａｇｉｌｅｎｔ 公司的 ＡＤＳ 软件做系统仿真， 在实际的仿真中， 把 ＶＣＯ 的固有振荡频率设定在 ， 图 ７ 为 ＶＣＯ 控制电压 随 时 间 的 变 化 曲 线 ， 开 始 出 现 了 振 荡 ， 最 后 稳 定 的 电 压 约 为 ０．６Ｖ ， 也 可 以 看 出环路开始 锁 定 时 间 大 约 在 ２２(ｓ。 图 ８ 为 锁 相 环 锁 定 后 输 入 信 号和 ＶＣＯ 输出 信 号 的 波 形 图 ， 可 以 看 出 ＶＣＯ 的 输 出 频 率 为 输 入
４９１
开发研究与设计技术
本栏目责任编辑： 谢媛媛
在 ４５°－ ６０°环路稳定性较好。增益交点对应相位特性曲线的峰值， 我们说相位裕度达在增益交点达到最大， 可获得最大的相位裕度 ， 环路的稳定性最佳。（ 如图 ４）
图 ３ 二阶无源环路滤波器
频率的 ４ 倍， 这也是锁相环在频率合成器中的一个方面的应用。
锁相环系统的整个锁定过程是个复杂的非线性过程， 对于二 阶以上的系统， 非线性微分方程的求解非常困难。当相位差很小 时， 我们可以把它近似为一个线性模型［３］。为了进一步的研 究 锁 相环的系统特性，我们给出它的线性模型。如图 ２， 其中， κ是 ＶＣＯ 的灵敏度， Ｉｃｐ 是电荷泵的泵出电流 ， 在 单 片 集 成 锁 相 环 中 ， 低 通 滤波器通常采用的是无源滤波器， 因为有源滤波器占用芯片面积 大， 容易引入了外界噪声。整个系统是个带二阶低通滤波器的三 阶 电 荷 泵 锁 相 环 ， 系 统 的 开 环 传 递 函 数 Ｈ０（ｓ） 和 闭 环 传 递 函 数 Ｈ （ｓ） 。
图 ８ 基准输入频率和 ＶＣＯ 输出频率
参考文献： ［１］Ｒａｚｉｖｉ Ｂ．Ｄｅｓｉｇｎ ｏｆ ａｎａｌｏｇ ＣＯＭＳ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ＮｅｗＹｏｒｋ： ＭｓＧｒａｗ－ Ｈｉｌｌ Ｉｎｃ，２００１，５３２－ ５６２． ［２］Ｇｕａｎ－ Ｃｈｙａｎ Ｈｓｉｃｈ，Ｊａｍｓ Ｃ．Ｈｕａｎｇ．Ｐｈａｓｅ－ Ｌｏｃｋｅｄｌｏｏｐ Ｔｅｃｈｎ－ ｉｑｕｅｓ － Ａ Ｓｕｒｖｅｙ．ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＩＮＤＵＳＴＲＩＡＬ ＥＬＥＣＴＲＯＮＩＣＳ．ＥＬＥＣＴＲＯＮＩＣＳ．ＶＯＬ．４３，ＮＯ．６，１９９６，６０９－ ６１３． ［３］Ｐａｖａｎ Ｋｕｍａｒ Ｈａｎｕｍｏｌｕ．Ａｎａｌｙｓｉｓ ｏｆ Ｃｈａｒｇｅ Ｐｕｍｐ Ｐｈａｓｅ － Ｌｏｃ － ｋｅｄ Ｌｏｏｐｓ ［Ｍ］．ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ． ＶＯＬ．５１，ＮＯ．９，１６６５－ １６６７． ［４］ＥＭ．Ｇａｒｄｎｅｒ，Ｃｈａｒｇｅ － ｐｕｍｐ ｐｈａｓｅ － ｌｏｃｋ ｌｏｏｐｓ，ＩＥＥＥ Ｔｒａｎｓ． Ｃｏｍｍｕｎ．Ｖｏｌ．ＣＯＭ－ ２８，ｐｐ．１８４９－ １８５８，Ｎｏｖ １９８０． ［５］Ｐａｅｍｅｌ Ｍ．Ｖ．Ａｎａｌｙｓｉｓ ｏｆ ａ Ｃｈａｒｇｅ Ｐｕｍｐ ＰＬＬ ａ Ｎｅｗ Ｍｏｄｅｌ． ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｖｏｌ．４２ ｎｏ．７，Ｊｕｌｙ １９９４．
求得滤波器的电
容 和 电 阻 参 数 如 下 ： Ｃ１＝
Ｃｔｏ·ｔ ττ１２ ，
Ｃ２
＝Ｃｔｏｔ－
Ｃ１，
Ｒ２＝
τ２ Ｃ２
其 中 ， Ｃｔｏｔ
＝
" Ｃ１τ２ τ１
＝
ｋｖΙｃｐ ２πωｃ２Ｎ
１＋（ ωｃτ２） ２ １＋（ ωｃτ１） ２
５ 参数确定和仿真结果
我们的目标是设计一个三阶电荷泵锁相环， 输入参考频率
本栏目责任编辑： 谢媛媛
开发研究与设计技术
基于 ＡＤＳ 三阶电荷泵锁相环的分析和仿真
张明， 吴秀龙， 张兴建， 王诗兵 （ 安徽大学电子科学与技术学院， 安徽 合肥 ２３００３９）
摘要： 在分析锁相环基本原理和线性化模型的基础上， 给出了基于锁相环系统环路带宽和相位裕度的环路滤波器参数的计算公式。 结合具体的参数计算，给出系统参数， 然后用 ＡＤＳ 工具对系统进行仿真， 结果 表 明 利 用 给 出 的 方 法 来 设 定 锁 相 环 的 参 数 ， 通 过 反 复 几 次 的调节能得到一组很好的系统参数， 仿真结果于预期的相吻合， 对三阶电荷泵锁相环的系统设计和仿真有一定的指导意义。
关键词： 电荷泵； 锁相环； 低通滤波器； ＡＤＳ 仿真 中图分类号： ＴＮ７４３ 文献标识码： Ａ 文章编号： １００９－ ３０４４（２００７）２０－ ４０４９１－ ０２
Ａｎａｌｙｓ ｉｓ ａｎｄ Ｓ ｉｍｕｌａｔｉｏｎ Ｔｈｒｅｅ Ｏｒｄｅｒ Ｃｈａｒｇｅ Ｐ ｕｍｐ Ｐ ｈａｓ ｅ Ｌｏｃｋｅｄ Ｌｏｏｐｓ Ｂａｓ ｅｄ ｏｎ ＡＤＳ ＺＨＡＮＧ Ｍｉｎｇ，ＷＵ Ｘｉｕ－ ｌｏｎｇ，ＺＨＡＮＧ Ｘｉｎｇ－ ｊｉａｎ，ＷＡＮＧ Ｓｈｉ－ ｂｉｎ
６ 结论
电荷泵锁相环锁以其优越的性能被广泛的研究与应用， 本文 在分析电荷泵基本原理的基础上， 在保证最佳相位裕度和环路带 宽的条件下， 通过数学分析导出环路滤波器的参数。使用 Ａｇｉｌｅｎｔ 公司的 ＡＤＳ 软件做了电荷泵的系统仿真， 达到了预期的结果。这 种方法同样适合高阶电荷泵锁相环的设计和分析， 对锁相环的系 统设计和仿真以一定的指导意义。
（ ４） （ ５）
４ 滤波器参数的确定
锁 相 环 中 滤 波 器［４］设 计 的 好 坏 关 系 到 锁 相 环 的 稳 定 性 和 捕 捉跟踪性能等的优劣， 优越的环路滤器参数不仅能减少环路捕 捉、锁定时间， 并能提高环路系统的稳定性能。一般认为相位裕度
收稿日期： ２００７－ ０９－ ０３ 基金项目： 安徽省教育厅自然科学研究重点项目（ ２００６ｋｊ０１２ａ） 作者简介： 张明（ １９８２－ ） ， 男， 安徽萧县人， 硕士研究生， 研究方向： 超大规模模拟集成电路设计。
４９２ 电脑知识与技术
图 ４ 锁相环开环幅相特性曲线
由（ ３） 式的相频特性得锁相环开环增益的相位裕： Φ（ ω） ＰＭ＝π＋
ａｒｃｔａｎ（ωτ２）－ ａｒｃｔａｎ（ωτ１），
!% !"
＝０ 得 ωｃ＝ １
"＝"ｃ
"τ１τ２
（ 环路带宽） 。
则有，
τ１＝
ｓｅｃ（ΦＭ）－ ｔａｎｇ（ΦＭ） ωｃ
，
τ２＝
１ ωｃ２τ１
再结合 （ ４）
（ １） （ ２） 二阶无源低通滤波器的电路结构如图 ３。
图 １ 电荷泵锁相环的系统示意图
图 ２ 电荷泵锁相环频域模型 二阶低通滤波器的传递函数：
（ ３） 其中， τ１＝Ｒ２＊［（Ｃ１＊Ｃ２）／（Ｃ１＋Ｃ２）］， τ２＝Ｒ２＊Ｃ２，Ｃｔｏｔ＝Ｃ１＋Ｃ２ 把（ ３） 分 别代入到（ １） ， （ ２） 式中可得到锁相环的开环、闭环传递函数。
（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ， Ａｎｈｕｉ Ｕｎｉｖｅｒｓｉｔｙ， Ｈｅｆｅｉ ２３００３９，Ｃｈｉｎａ） Ａｂｓ ｔｒａｃｔ： Ｗｉｔｈ ｔｈｅ ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ ｆｕｎｄａｍｅｎｔａｌ ｏｆ ｔｈｅ ｔｈｉｒｄ ｏｒｄｅｒ ｃｈａｒｇｅ ｐｕｍｐ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐｓ， ｔｈｅ ｆｏｒｍｕｌａ ｏｆ ｔｗｏ ｏｒｄｅｒ ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ ｉｓ ｇｉｖｅｎ ｏｎ ｔｈｅ ｂａｓｅｄ ｏｆ ｐｈａｓｅ ｍａｒｇｉｎ ａｎｄ ｌｏｏｐ ｂａｎｄｗｉｄｔｈ ｏｆ ｔｈｅ ＣＰＬＬ， ｔｈｅ ｆｏｒｍｕｌａ ｉｓ ｖｅｒｉｆｉｅｄ ｂｙ ｔｈｅ ｔｏｏｌ ｏｆ ＡＤＳ ａｎｄ ＭＡＴＬＡＢ， Ｔｈｅ ｒｅｓｕｌｔ ｉｎｄｉｃａｔｅｓ ｔｈａｔ ｓｅｔ ｔｈｅ ｐａｒａｍｅｔｅｒ ｏｆ ＣＰＰＬＬ ｂｙ ｔｈｅ ｇｉｖｅｎ ｍｅｔｈｏｄ， Ａ ｇｏｏｄ ｇｒｏｕｐ ｓｙｓｔｅｍ ｐａｒａｍｅｔｅｒ ｃａｎ ｂｅ ｏｂｔａｉｎｅｄ ｂｙ ｔｈｅ ｓｅｖｅｒａｌ ｍｏｄｉｆｉｃａｔｉｏｎｓ， Ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｍｅｅｔｓ ｔｈｅ ｐｒｏｓｐｅｃｔｅｄ ｄａｔａ． Ｐｒｏｇｒａｍｍｉｎｇ ｍｅｔｈｏｄ ｗｉｌｌ ｈａｖｅ ｃｅｒｔａｉｎ ｓｉｇｎｉｆｉｃａｎｃｅ ｉｎ ｓｙｓｔｅｍ ｌｅｖｅｌ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｏｆ ｔｈｅ ＣＰＰＬＬ． Ｋｅｙ ｗｏｒｄｓ ： ｃｈａｒｇｅ ｐｕｍｐ；ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐｓ；ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ；ＡＤＳ；ｓｉｍｕｌａｔｉｏｎ
１ 引言
锁相环广泛应用于微处理器芯中的时钟发生 器 、硬 盘 驱 动 电 路模块、时钟恢复电路等以及便携式消费电子产品中 。 在 现 代 通 信系统中， 锁相环是收发机中的重要模块， 它和分频器一起产生 一系列稳定的频率点用作本振信号。近年来， 随着集成电路（ＩＣ）产 业的迅速发展和片上系统芯片（ＳｏＣ）技术的日趋成熟， 单片集成锁 相环成为研究的热点， 采用电荷泵单元的的电荷泵锁相环 ［１］［２］ （ＣＰＰＬＬ）是 目 前 比 较 流 行 和 研 究 较 多 的 结 构 。
一个相位差 ， 输出一个与相位差成正比的 电 压 脉 冲 信 号 μｄ ， 其中 μｄ＝κｄ（ θ１－ θ２） ， κｄ （Ｖ／ｒａｄ）为 鉴 频 鉴 相 器 的 增 益 。 鉴 频 鉴 相 器输出的 ＵＰ 和 ＤＮ 信号打开电荷泵开关， 并对后端的 电 容 充 放 电， 从电荷泵进入低通滤波器电路， 经二阶低通滤波器滤除高频 和 杂 波 信 号 产 生 一 个 比 较 稳 定 的 直 流 电 压 控 制 ＶＣＯ 的 输 出 频 率 ， ＶＣＯ 的 输 出 频 率 经 分 频 器 降 频 后 返 回 鉴 频 鉴 相 的 输 入 端 ， 与 参考信号的相位进行比较， 这就完成了一个循环过程。整个系统 是个相位负反馈系统， 系统在其可调节范围内系统可以自动的调 节， 使相位差逐渐向减小的方向变化， 最终相位差为零或维持在 一个固定的值， 从而 ＶＣＯ 的输出稳定的频率。