电子齐纳二极管轨到轨运算放大器设计

电子齐纳二极管

轨到轨运算放大器设计报告

姓名：

学号：

指导教师：

一 摘要

本次设计采用SMIC 0.18工艺，本文档分析了电子齐纳二极管Rail to Rail 运放工作原理。根据设计指标完成了电路所有参数的设计，最后给出了电路的前仿结果，版图信息和后方结果。

二、电路结构

MD 1

MD 2MD 3

MD 4

MD 5

MD 6

MD 7

MD 8

MD 9

MD 10

MD 11

MD 12

MD 13

MD 14

MD 15

MD 16ME 1

ME2

ME3

ME4

ME5

ME6

ME7

ME8

M2

M3

M4

M5

M6

M7

M8

M9

M10

M11

M12

M13

M14

M15

M16

图1 齐纳二极管轨到轨运放电路拓扑结构

（1）输入级结构分析

M2M3M4

M5M6

M7

M8

M9

M10

M11

M12

M14

M15

M16

VIN-M13

Vbias

图2 电子齐纳管轨到轨输入级

由于齐纳二极管一旦被击穿，尽管反向电流急剧增大，但PN 结两端的电压Vz 几乎可以维持不变。一个MOST 无法实现与之同样的尖锐的拐角，但是增加

一些MOST 可以在一定程度上使拐角尖锐些，称为电子齐纳二极管。

如图所示，当共模电平在电源轨或者地轨时，差分互补输入管只有NMOS （或PMOS ）工作，只要通过偏置使上下尾电流保持一致，通过设定管子的宽长比，可以使两种情况下增益相等。当共模电平变化到使两个输入差分对管都同时导通时，要使轨到轨输入级在共模电平变化时跨导恒定，即

12p n

n ngst p pgst n p

gm gm ct

W W K V K V ct

L L +=+=

若通过设置N 管和P 管宽长比使

p n

n p

n p

W W K K L L =

则 +n g s t p g s t

V V

c t

=

由于Vtn 与Vtp 基本保持不变 则：

g s n g s p V V c t

+=

所以引入M9~M14组成电子齐纳二极管。M9与M10为两个互补的二极管链接的MOS 管，决定了齐纳电压Vz ，他们的宽长比分别于输入晶体管的宽长比相同，M15的宽长比是M14的8倍。M11流过了了一部分尾电流，所以流过M11的电流等于流过M19的电流，因为M15和M17有同样的矿场比，流过二极管链接管的电流就是一个常数。所以，落在这两个二极管上的压降就保持了恒定。M13的作用限制M14的漏电压。若输入共模电平很大，M14的漏电压超过一个特定的值时，被特定电压偏置的M13就会导通然后传输M14的电流到NMOS 输入对的尾电流。若没有M13，当共模电平接近一个电源轨时，则M14的漏电压就会很接近电源电压。这时M4会增加尾电流中的电流，会导致输入管的跨导变化很大。

（2）输出级分析

输出级根据项目要求采用AB 类输出级，其电路拓扑结构如下：

MD 1

MD 2MD 3MD 4

MD 5

MD 6

MD 7MD 8

MD 9

MD 10

MD 11

MD 12

MD 13

MD 14

MD 15

MD 16ME 1

ME2

ME3

ME4

ME5

ME6

ME7

ME8

图3 采用AB 类结构的输出级电路

对于NMOS 管，电路中蓝线部分(MC12，M2，MC15和MC16)构成跨导线性环路；

满足如下关系式：

G S ,M E 4G S ,M E 5G S ,M D 12G S ,M E 2

V V V V +=+

对于PMOS 管，电路中红线部分(MC11，M1，M14和M13)也构成跨导线性环路；

满足如下关系式：

G S ,M E 7G S ,M E 8G S ,M D 11G S ,M E 1

V V V V +=+

这两个环路为保证AB 类的输出提供了稳定的偏置。

三．设计指标

设计指标 带宽最大化

工艺

0.18 um 或0.13um 工艺 负载电容 = 10 pF 共模输入电压 [VSS,VDD]

输出动态范围 [0.1(VDD-VSS),0.9(VDD-VSS)] 静态功耗 2mW 开环直流增益

80 dB

单位增益带宽 Maximize 相位裕量 60 degree 转换速率 30 V/us 共模抑制比 60dB 负电源抑制比 80dB

四．原理分析 1.直流分析

(1)总功耗

该电路的总功耗为各个支路电流之和。主要的电流部分消耗在第一级差分输入，两个Cascode 支路及输出级的支路上。

(2)共模输入电压范围

由于采用了并联的NMOS 及PMOS 输入差分对，输入共模电压范围可达到轨到轨，即：

i n ,c o m

V S SV V D D ≤≤

(3)输出动态范围

考虑到输出级的PMOS 及NMOS 管可以工作在线性区(极端情况下)，且负载为电容，故输出动态范围为轨到轨，即

o u t ,c o m

V S S V V D D ≤≤

2.交流分析

(1)开环直流电压增益

参照图1及图3，可知，整体电路的第一级为folded cascade 结构，其小信号电压增益为

V 1m ,i n o u t 1

A g R =，其中m ,in g 为输入管的跨导，o u t1R 为第一级的输出

阻抗，其大小为o u t 1m c 3o c 3o ,i n o c 1

(||)R gr r r =。第二级为共源放大电路，其小信号电

压增益为

V 2m 2o u t 2A g R =，其中o u t 2o 1o 2||R r r =。

故电路的总增益为

V m ,i n m c 3o c 3o ,i n o c 1m 2o 1o 2

(||)||A g g rr rg r r =。

(2)单位增益带宽

由于是两级放大电路，并且输入级采用了cascode 结构，故补偿方式为

cascode 密勒补偿。单位增益带宽为

m,in 1,2

2g GBW C =

π。

(3)相位裕度