现代频率合成技术发展状况及分析

现代频率合成技术发展状况及分析
中国电子科技集团公司第三十六研究所 李浩林 宋 伟
前言：电子系统运行的关键和质量，取决于其频率合成器的性能。

通过它实现电子系统的现代通信、卫星、雷达和电子对抗等领域的功能，对于频率合成器的性能有越来越高的要求，如作为无线寻呼的发射机激励源。

以及利用频率合成技术，从而让激励源发出的信号，能够保持较低的邻道噪声。

1 现代频率合成关键技术以及国内外发展趋势
电子系统模块化、系统化的发展趋势，使得日常工作面临的频率更加复杂，从常规的P波段到毫米波段。

在此条件下，频率合成器及其技术发展也要遵循模块化、系统化的方向。

1.1 关键技术
随着电子集成技术的进步，使得搭载电子系统的设备能够进行小型化改造，提供了良好的技术支持。

同时部分设备的运用场景变化，对于小型化、模块化的需求越来越高，因此作为现代通信领域重要的激励源、本振源以及机载雷达频率合成器，需要在满足高性能频率合成的前提下，尽可能将涉及通信设备小型化、模块化改造。

对于无线寻呼系统发送信号要求邻道噪声、杂散辐射要求一致，同为≤-70dB。

对于相位噪声L（1kHz）=-150dB/Hz，杂散-80dB。

基于以上参数，要求现代频率合成器更宽的频率范围，能够在电子对抗过程中支持多个倍频程。

在多点频率方面，为适应电子战的要求，要求配备新的频率合成技术雷达，能够实现多点频率捷变，同时对于捷变的时间精确到μs。

同时锁相式频率合成技术的发展，如G7aAs芯片，锁相式、数字式频率合成器实现小型化、模块化，在实际运用中保持较好的性能。

1.2 国内外发展趋势
频率合成技术在国外发展已相对成熟，形成单片集成频综芯片，形成了一系列锁相式、数字式、多换锁相等的频率合成器，主流采用DDS和PL混合式频率合成器。

如美国National Semiconductor推出的LMX243X锁相式频综芯片，噪声基底能达到219dBc/Hz。

由ADI公司推出的型号为ADF4107产品其工作频率能达到7GHz，对于国内的频率合成技术发展来讲，还没有形成单片双环、多环锁相式频综能力。

当前DDS 杂散能够达到的性能为-70dB左右，AD公司推出的单片集成DDS芯片，型号为AD9858产品，采样频率达到1GHz，支持最大输出频率为400MHz。

本世纪出现的ROM-LESS的DDS方案，改善了传统数字式频率合成器的电路功耗缺陷，是前沿的数字频率合成技术。

国内的常规互补金属氧化物半导体电路，采用的是CMOS工艺，时钟频率能达到2GHz，研制出了新一代ROMLESS DDS高速芯片。

对于混合式频率合成技术，国外的标准是DDS+DAS，杂散分量为-65dBc，频率范围在10MHz~18GHz之间。

对于DDS+PLL的合成方案，要求转换速度达到100H，杂散分量为-75dBc，相位噪声-l15dBc/ Hz@10kHz，频率范围500MHz~25GHz，分段合成，步进间隔1Hz。

2 锁相式频率合成技术体制分析
伴随着锁相式频率合成技术的发展，衍生出了单片锁相式频率合成器、算数锁定环、锁频环路、上变频、小型化等技术。

其根据频率合成性能，满足不同应用场景的需求。

2.1 单片锁相式频率合成器以及算数锁定环
单片锁相式技术的出现，变革了传统频率合成器领域，如美国Mo-torola公司推出的MC145191、Qualcomm公司推出的Q3036、Q3216型号的产品，它们的频率都达到1.6GHz。

同时能够以较低的功耗0.5W运行，本底相位噪声达到150dB/Hz，同时对于L波段频率的合成，可以通过外接VCO、滤波器等设备完成。

到了1994年，Sekine等人结合芯片技术研制了新的单片锁相式频率合成器，基于一个GaAs分频器字片和一个CMOS 母片，通过这样的元件组合，能够以6mW的低功耗、800MHz的性能运行。

基于Sekine的研究基础，Soyuer提出了1.25GHz的单片锁相式频率合成器的设计，功耗相比前者稍有提升为270mW。

为了解决频率合成器的步进、速度、相位噪声三者在运行过程造成的干扰和矛盾，Sciteq公司提出了算数锁定环频率合成器的方案，推出了SEI-1601型号的产品，这一合成器采用1/n、DSP技术。

它的优势在于，比常规锁相式频率合成器的相位噪声好20dB，功耗250mW也处于可接受范围，运行频率为2.5GHz，采用16-PinSMT的封装形式。

基于此，Djen采用1/n技术，研制更高响应速度和低相位噪声的锁相式频率合成器。

2.2 锁频环路、上变频技术
Seki提出了自频率预置的锁相式频率合成器，采用了锁频环路自动预置，通过为频率合成器预置调频的起始电压，通过这样的设计缩短频率建立时间。

Paushking基于以上研究基础，提出一种具有高速带宽的频率合成器，它主要有两个锁频环路和控制电路组成，在性能表现上比起传统两个独立锁频环路，捷变速度有所提升，在0.1~1μs范围内。

针对C、X、Ku、Ka波段的频率，通常在频率合成器采用上变频法对这些频率处理。

所谓上变频法，就是利用频率合成器将L-波段的频率信号，通过滤波、放大处理，实现噪声难点转移微波基准信号。

同时利用锁相倍频法，降低L-波段频率信号处理难度。

需要特别注意的是，采用这种方法，需要解决上变频法容造成的频率信号杂散，因此需要双平衡上变频器，选择下边带，合理选择两信号的频率。

2.3 小型化技术
实现频率合成器小型化，在S-波段下，单片锁相式、算数锁定环、锁频环路、VCO，同时与分频器在表面安装原件，采用表面安装技术实现小型化。

微波多芯片组装技术，是电子系统的重要功能性组件，其设计通过CAD软件以及微波多芯片组件工程软件，从而将IC、GaAs芯片无源元件集成电路互联技术，突出超小型、高可靠性的优势。

高密度组装技术，针对毫米波段的频率信号，通过此项技术将分立器件、部分单片集成部分，共同组成一个高密度的功能性元件。

同时这项技术对于组装的元件，有较高的标准化、小型化要求，支持根据功能调节模块，以最小体积和相应特性进行系统设计。

然后利用毫米波频率合成器，进行滤波、放大等处理操作，在此技术条件下频率合成器体积仅80mm×50mm×30mm。

3 数字式频率合成技术体制分析
数字式频率合成器及其技术，最早出现在上世纪70年代初，由Tiemey等人提出数字化处理合成频率DDS的概念（Direct Digital Synthesizer）。

相比传统非数字式频率合成器，DDS拥有更宽的相对带宽和更高的捷变速度，同时具有超高的分辨力，能够对连续、可输出带宽的正交信号进行解析。

同时根据使用的需要，还支持编程实现操作的功能。

DDS全数字化的概念，进一步促进单片机性能最大程度发挥，在后来的几十年间取得了较大的发展。

（下转第86页）
信息供应链运作效率的改善和提升。

但是从具体现实操作的视角来说，在进行政企采购信息供应链的管理上，当前的政企采购平台虽然能够真正起到一定的提升作用，但是提升效果并不明显，在进行整个信息供应链的运作上依然会有较低的运作效率。

四、基于互联网＋背景完成政企采购平台的构建
互联网的发展给各行各业都带来了全新的发展机会。

互联网＋的背景下，在进行政企采购平台的构建上，也应该呈现出时代的特点和要求。

所以这也就要求在进行政企采购平台构建上，要充分结合时代发展背景，真正的将平台的优势和特征凸显出来。

按照政企采购平台的运作要求，在进行整个体系架构的布局上，首先应该是应用层的设定，而后是业务层，最终是信息层。

（一）应用层的构建
其中应用层设定的目的在于充分实现基本应用需求的保障，确保在进行政企采购平台的具体应用实践操作层面，基于相应的应用曾层输入，用户可以真正的达成和平台的对话、交流，并能够利用平台进行相应指令信息的传达。

应用层布局上，强调的是人机的交互操作。

要求操作设置尽可能简单、直观。

（二）业务层构建
业务层构建的目的是为了尽可能达成相应业务布局和规划要求。

在进行整个政企采购平台的建设上，业务层是整个体系架构的核心所在。

在进行业务层规划上，要充分结合政企采购业务开展的现状进行分析和研究。

在进行政企采购业务的规划和落地上，源于两方面因素的影响，第一是政企自身内部提出的对具体采购业务的要求和标准。

其次在过程中，还涉及到外部社会、市场以及供应商业务需求满足情况的分析。

所以在进行整个业务层的构建上，要求业务层的布局要尽可能考虑到不同层面影响要素的存在，实现一个相对开放、且有一定因素制约的平台构建。

无论是企业，抑或是政府，在进行采购工作进行上，对于具体采购业务开展都会有各自的标准和要求。

所以在业务层构建的过程中，要充分结合企业或是政府采购工作需求展开。

（三）信息层构建
信息层构建的核心目的在于实现对应采购需求、采购业务以及采购招投标、供应商管理等相应信息业务的管控。

通过信息层，可以为政企采购部门和供应商之间构建起一个高效沟通的渠道，促使政企采购部门以及供应商在进行相应业务的对接上，能够充分基于信息层实现。

信息层构建上，要求系统在信息处理上有较高的运作效率，这也是立足当前时代发展背景对政企采购平台构建提出的新标准和要求。

尤其是对于多数企业来说，在进行信息层构建上，应该涵盖了企业对采购工作的具体标准和需求设定。

通过这种方式，促使企业在进行具体采购工作的践行上，能够真正实现预期管控目标达成，提升企业采购工作的信息化运作水平。

五、结语
互联网的发展不仅给百姓的生活带来了巨大的改变，同时也推动着政企采购工作模式的变革。

在互联网＋的发展背景下，构建起一个相对完善的政企采购平台，能够推动政企采购工作的稳健发展，并尽可能实现政企采购工作效益的改善。

本文在研究中，针对当前政企采购平台构建的现状、存在的问题进行了论述，同时结合存在的问题，针对时代发展需求，针对政企采购平台构建的基本布局做出了对应的分析和论述。

（上接第84页）
3.1 数字式频率合成器结构
当前市场上优良的DDS产品，由Qualcomm公司推出的单片产品，衍生了Q2334、Q2220、Q2230等型号的产品。

如Q2230时钟频率为85MHz，捷变速度最快可达到0.1μs，能够分辨0.02Hz的频率信号，杂散为-76dB。

Sciteq公司也推出了相应的数字式频率合成器产品，如ADS-431这款产品，其时钟频率达到1.6GHz，能够分辨1Hz的频率信号，分辨力稍弱于Q2230，杂散为-45dB，捷变速度为30ns。

随着DDS技术的发展，其结构也发生了较大的变化，Andrews提出了一种基于单片双路的数字型调频频率合成器芯片方案，通过设置2个累加器，一个在其中作为相应累加器，另一个作为线性频率累加，在这种结构设计下时钟频率为450MHz，分辨水平达到1.4kHz/μs。

为进一步改善DDS结构的时钟频率，由Kushner提出了一种方案，能够在保证一定分辨率水平的前提下，将时钟频率提升至1.25GHz。

这种频率合成器支持连续波线性调频，它由累加器、数模正弦转换器构成。

3.2 数字式频率合成器不足及改进方法
采用字结构的数字式频率合成器，主要有两大方面的不足，分别为输出宽带和杂散。

针对以上情况，借助GaAa器件的高速发展，以及DDS所具备的宽带正交输出和频率扩展优点，克服DDS运行时杂散问题。

Tiemey等人提出的DDS，给出了普特性统计分析结果，主张采用两种方法，增强数字式频率合成器的运行性能。

第一种方法是采用单象限正弦波形存储，另一种是以查表算法存储。

基于第二种方法，Sunderland等人提出了有效压缩存储查表法，这种新的存储结构被称为“Sun-derland”结构。

而Nicholas则是基于Sun-derland结构和单象限正弦波形存储结构，综合设计和研制杂散优于-90dB的结构，它的时钟频率达到150MHz。

对于DDS存在的噪声问题，Oleary提出了噪声整形法，结合DDS的修正结构，适当地提高输出谱性能。

基于此，Harris提出噪声反馈的方法，进一步降低因DAC量化造成的误差，通过扩展输出带宽，但是这也带来了杂散的影响。

并且伴随着DDS在频率合成领域的应用，使得杂散成为了制约高速DDS技术发展的关键因素。

4 混合式频率合成器
除了锁相式、数字式频率合成器，有的设计者将两者的优点结合起来，提出了混合式频率合成器的设计，其基本原理是利用DDS 输出解决锁相式输入问题，以此解决捷变速度的矛盾。

周渭基于锁相式、数字式频率合成的技术，提出了精确频率测量，利用合成软件完成频率合成操作。

这种频率合成方法，可以不通过倍频、混频的方式，完成其他频率变换器件，由此降低了硬件电路的复杂性，为进一步设计提供更大发展空间。

5 结论
综合上述，锁相式、数字式、混合式的频率合成器性能综合来看，混合式主要是DDS技术发展不够完善的过渡技术。

数字式频率合成器是未来发展主流，具有较大的应用前景，为更高性能的频率合成任务提供良好支持。

作者简介：李浩林（1992—），男，陕西汉中人，大学本科，助理工程师，研究方向：主要从事特种通信研究工作。