应用8051单片机IP设计相位测量仪

合集下载

数字式相位差测量系统(基于51单片机)

数字式相位差测量系统(基于51单片机)

数字相差检测仪的制作专业:电气班级:XX班学号:XXXXXXXXXX 学生姓名:XXX指导教师:XX目录摘要: ............................................................................................................... 错误!未定义书签。

Abstract: ............................................................................................................. 错误!未定义书签。

第一章绪论. (5)1.1 测量相位差的作用和意义 (5)1.2 相位差测量的研究现状 (5)1.3本课题研究的主要内容 (7)第一章:最小二乘法以及快速傅里叶变换简介 (8)1.1:最小二乘法简介 (8)2.1 主程序流程图 (12)2.2位倒序算法实现 (12)2.4 FFT算法的实现 (13)2.5 AD采样的使用 (14)2.6 定时器的使用 (15)第三章:硬件电路设计 (17)3.1 移相电路的设计 (17)3.2 电压跟随器模块 (17)3.4 电源电路 (18)3.4.1 变压器简介 (18)3.4.2 单相全桥整流电路 (19)结论 (20)致谢 ................................................................................................................... 错误!未定义书签。

参考文献(Reference).. (21)附录: (22)基于最小二乘法的低频数字相位差检测仪的研究摘要:常见的相位差检测方法一般是过零法,通过外部硬件电路对正弦信号的零点进行检测,产生的脉冲信号出发MCU的外部中断,通过MCU的定时器计算出信号的频率以及相位差。

基于8051单片机IP软核的优化设计及应用研究

基于8051单片机IP软核的优化设计及应用研究

speed,the program flow concept is
introduced and
instructions
applied.This refer to arithmetic
and log沁instructions,data
transfer
and
bit addressable instructions,To prove the possibility simulator. into FPGA
专用集成电路asicapplicationspecificintegratedcircuit的设计成本不断降低在功能上现代的集成电路已能实现单片电子系统socsystemonachip的功能810edaelectronicdesignautomation技术作为现代电子设计技术的核心它依赖功能强大的计算机在eda工具软件平台上对以硬件描述语言hdlhardwaredescriptionlanguage为系统逻辑描述手段完成的设计文件自动地完成逻辑编译逻辑化简逻辑分割逻辑综合结构综合布局布线以及逻辑优化和仿真测试直到实现既定的电子线路系统功能
and
SoC
based
on
8 bit
MCU
Key words:MCS一8051,SOC,FPGA,IP core
JV
西华大学硕七学位论文
申明
本人申明所呈交的学术论文是本人在导师指导下进行的研究工作及取得 的研究成果。除了文中特别加以标注和致谢的地方外,论文中不包含其他人已 经发表或撰写过的研究成果,也不包含为获得西华大学或其他教育机构的学位 或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在 论文中作了明确的说明并表示谢意。 本学位论文成果是本人在西华大学读书期问在导师指导下取得的,论文成 果归西华大学所有,特此申明。

基于FPGA和8051单片机IP核的多功能频率计的设计与实现

基于FPGA和8051单片机IP核的多功能频率计的设计与实现

基于FPGA和8051单片机IP核的多功能频率计的
设计与实现
频率是电信号中重要的物理量,在电子、通信系统中,信号的频率稳定度决定了整个系统的性能,准确测量信号的频率是系统设计的重要内容。


单片机广泛地应用于电子系统设计,其性价比高,大量的外围接口电路,使基于单片机的电子系统设计方便,周期缩短。

然而,单片机的串行工作特点决定了它的低速性和程序跑飞,另外还存在抗干扰能力不强等缺点。

EDA(Electronic Design AutomaTIon)技术以计算机为工具,在Quartus II软件平台上,对以硬件描述语言Verilog HDL/VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、化简、综合及优化、逻辑仿真,直至对特定目标芯片的适配、编译、逻辑映射和编程下载等工作,FPGA是纯硬件结构,具有较强的抗干扰能力。

文中在FPGA芯片中嵌入MC8051 IP Core,作为控制核心,利用Verilog HDL语言进行编程,设计了以MC8051 IPCore为核心的控制模块、计数模块、锁存模块和LCD显示模块等模块电路,采用等精度测量法,实现了频率的自动测量,测量范围为0.1 Hz~50 MHz,测量误差小于0.01%。

基于单片机的相位测量仪电路设计(完整版)

基于单片机的相位测量仪电路设计(完整版)

相位测量仪是电力部门、工厂和矿山、石油化工、冶金系统进行二次回路检查的理想的高精度仪表。尤其适用于电能计量、用电检查、继电保护、差动检测、电力建设和变送电工程等。是电力系统各部门的必备仪器之一。
1.1
在电子测量技术中,相位测量时最基本的测量手段之一,相位测量仪式电子领域的常用仪器。随着相位测量技术广泛应用于科学研究、实验、生产实践等各个领域,对相位测量技术的要求也向高精度高智能化方向发展,在低频范围内,相位测量在电力、机械等部门具有非常重要的意义。
矢量法:任何一个正弦函数都可以用矢量来表示,如各个正弦信号幅度相等、频率相同,运算器运用减法器合成得到矢量的模 .矢量法用于测量小角度范围时,灵敏度较好,可行度也较高;但在180°附近灵敏度降低,读数困难且不准确.由于系统输出为一余弦或正弦函数,因此这种方法适用于较宽的频带范围。
上述3种测量相位的方法各有优势,从测量范围、灵敏度、准确度、频率特性和谐波的敏感性等技术指标来看,过零检测法的输出正比于相位差的脉冲数,且易于实现数字化和自动化,故本研究采用过零检测法。
XTAL1:反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2:来自反向振荡器的输出。
振荡器特性:XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件,XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器,因此对外部时钟信号的脉宽无任何要求,但必须保证脉冲的高低电平要求的宽度。

本设计中,相位测量仪主要是对被测网络的输入、输出信号的相位差进行测量。这样的两路待测信号为同频不同相的正弦交流信号,频率范围为20Hz-20kHz,幅度为0V~500V。相位差测量的基本原理为:对信号波形的变换、比较及相关数学运算。即对于被测信号是同频不同相的两路正弦交流信号,为了准确地测量出该相位差,需要对输入信号的波形进行整形,本设计利用LM339组成整形电路,使输入信号变成矩形波信号,再经异或门组成的鉴相器电路,输出即为相位差信号,再结合单片机的数据处理功能,最后通过液晶即可显示出该相位差。由于单片机的工作电压在5V左右,所以在进行相位测量前,还需将被测信号进行分档降压处理。

基于8051IP核的便携式超声波测厚仪设计

基于8051IP核的便携式超声波测厚仪设计

基于8051IP核的便携式超声波测厚仪设计牟光臣;石新峰【摘要】介绍了超声波测厚仪的应用场合,分析了超声波测厚仪的基本原理和工作过程,并提出了利用8051IP核,在FPGA芯片上实现超声波测厚控制电路的方法.文中阐述了该系统的工作原理、硬件电路构成和软件系统设计,实现了一教高集成化、低功耗的便携武超声波测厚仪的设计.【期刊名称】《河南机电高等专科学校学报》【年(卷),期】2012(020)006【总页数】3页(P14-16)【关键词】超声波测厚仪;8051IP核;FPGA;便携式【作者】牟光臣;石新峰【作者单位】河南机电高等专科学校电子通信工程系,河南新乡453000【正文语种】中文【中图分类】TP332超声波测厚仪携带方便,操作简单,精度较高,可以快捷而准确地测量各种结构均匀的金属材料和非金属材料的厚度。

尤其对于锅炉、压力容器和管道等只有一个侧面可以接触的测量对象,具有更大优越性。

利用超声波测厚仪构成的集总式检测系统,对工业企业的锅炉、压力容器和各种管道的厚度进行在线实时检测,了解其局部腐蚀、锈蚀的情况,并及时发出警报信息,对设备安全运行有着极大作用。

1 超声测厚仪工作原理超声波测厚仪有脉冲式、共振式、兰姆波式等多种类型。

目前广泛采用的是脉冲反射式。

脉冲反射式超声测厚仪的工作原理及工作过程如下:1)由微处理器触发超声脉冲发生器开始工作,产生超声脉冲,脉冲频率一般应该在40KHz以上,并激发超声探头产生(一般采用一体化探头)超声波,即时开始超声发射。

控制脉冲发生器的工作时间,保证每次发射8~15个周期。

2)超声波通过被测介质传输至材料分界面。

3)超声波脉冲在分界面处被反射。

回波被一体化探头接收到。

4)接收电路对回波信号进行多次滤波及放大,并截取第一次回波信号的峰值,变成数字信号传输至高速计数器。

5)周期固定的高速计数器自发出超声脉冲序列时开始进行高速计数,当接收到回波有效信号时结束计数。

即可得到超声波在介质中的渡越时间。

应用8051单片机IP设计相位测量仪

应用8051单片机IP设计相位测量仪

70科技资讯 SC I EN C E & TE C HN O LO G Y I NF O R MA T IO N工 业 技 术相位差测量技术发展至今已深入到电子技术、工业自动化、智能控制及通信等众多领域。

因此,设计一个高精度的相位差测量仪显得十分重要。

当前国内的一般的解决方案是单片机+F P G A 方案,其中F P G A 完成高速的脉冲计数功能,而单片机则进行脉冲计数后的有关计算和LC D显示等的控制。

此方案中的FPGA内部资源往往利用不足,造成比较大的浪费。

本设计应用SOPC和8051单片机IP技术,通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机。

既少用一个实际的单片机又充分利用FPGA内部资源,大大节省了硬件的成本。

1 8051单片机IP核简介常见的8051单片机IP有开源免费的和工业级收费的两类,一般都具有以下特点。

(1)指令系统与8051单片机完全兼容,硬件部分也基本相同,时钟频率可比传统的8051单片机要高。

(2)8051单片机IP core一般无内部ROM 和R A M ,所有程序R O M 和内部R A M 都必须外接。

用F P G A 实现时,可使用F P G A 片内R O M 、R A M 资源实现。

(3)输出与输入(I/O)口是分开的。

如果需要使用双向口功能,必须外接一些电路才能实现。

(4)单片机程序可使用普通8051单片机程序编译器生成单片机HE X程序代码,再在F P G A 的E D A 开发平台下下载到充当程序R O M 的F P G A 片内R O M 以供使用。

2 系统框图整个系统由比较整形数字鉴相模块、脉宽测量模块、单片机控制模块、测量标准频率源晶振、L C D 显示模块和键盘模块构成。

将被测的两路正弦波信号输入比较整形数字鉴相模块,经其中的比较器整形成两路方波信号,再利用其中由异或门构成的鉴相器进行处理,其输出脉冲序列为占空比待测信号,这信号的占空比反映了两列输入正弦波信号的相位差。

基于8051单片机的相位差测试仪的研究设计

基于8051单片机的相位差测试仪的研究设计

基于8051单片机的相位差测试仪的研究设计摘要提出了一种基于8051 单片机开发的低频数字相位差测量仪的设计。

系统以单片机8051 及计数器,显示管为核心, 构成完备的测量系统。

可以对1Hz~1000Hz 频率范围的信号进行频率、相位等参数的精确测量, 测相绝对误差不大于1°采用数码管显示被测信号的频率、相位差。

硬件结构简单, 程序简单可读写性强,软件采用汇编语言实现, 效率高。

与传统的电路系统相比, 其有处理速度快、稳定性高、性价比高的优点。

关键词: 相位差;单片机;计数器;数码显示管Designs of Low frequency Digital Phase Measurement Based on Single ChipAbstractA new kind of low - frequency digital phase measurement instrument is residented which is based on 8051.This is a complete system whose core is based on single chip 8051 and arithmometer and charactron. It may measure the frequency and phase of the signal which begin from 1 Hz to 1000Hz, absolute error is not more than 1° The data are displayed on numeral displayer. Hardware structure is simple and software is realized by compiling language. Compared with traditional circuit, it has many advantages of faster processing speed, good stability and high ratio between property and price.Keyword: phase difference; single-chip computer;. Arithmometer;charactron tube目录第一章绪论 (3)1.1背景介绍 (3)1.2本设计的内容要求及方法 (4)第二章小信号处理的构成及基本原理 (4)2.1信号处理模块 (5)2.2.1数字式相位测量仪 (5)2.2.2.移相网络 (6)2.2.3信号发生器 (7)2.3方案细化 (8)2.3.1、数字式相位测量仪 (8)2.3.2信号发生器 (9)2.4原理图分析及各参数设置 (10)第三章计数部分的构成和原理 (11)3.1测相部分 (11)3.1.1测相原理 (11)3.1.2电路结构 (12)3.2测频部分 (12)3.2.1测频原理 (12)3.2.2电路结构 (13)3.3程序编写 (16)3.4输出显示部分 (18)第四章模拟仿真及结论 (20)4.1仿真工具的选择 (20)4.2电路仿真操作步骤 (20)4.3仿真波形分析 (21)第五章原理误差分析235.1小信号部分的误差 (23)5.2频率测量模块的误差 (23)5.3相位测量模块的误差 (23)附录 (25)设计回顾,收获及心得体会 (30)感谢辞 (31)参考文献 (32)第一章绪论1.1背景介绍在实际工作中,经常会遇到需要检测两个信号之间的相位差,这也是研究网络相频特性中不可缺少的重要方面。

基于FPGA的低频数字相位测量仪的设计

基于FPGA的低频数字相位测量仪的设计

1引言关于低频数字相位测量系统的设计与实现方法,提出了以单片机最小系统和复杂可编程逻辑芯片为核心的电路设计模型。

相位的数字测量方法基本分为硬件电路测量与A/D采样后利用软件计算两种。

硬件法测量由于电路结构比较复杂,易受外界干扰影响以及准确度较差的缺点,限制了其作用进一步发挥。

近年来,随着计算机硬件及其外围设备的日益发展,以数字信号处理为核心的软件法测量技术在相位差的测量中得到了越来越多关注,并且得到了较快发展。

同频率正弦信号间的相位差测量在电工技术、工业自动化、智能控制及通讯、电子等许多领域都有广泛的应用,如电工领域中的电机功角测试,介质材料的损耗角的确定等。

因此相位差测量有着广泛的实用价值。

本系统由数据采集电路、数据运算控制电路和数据显示电路三大部份构成,其系统功能主要是进行相位差测量及频率测量。

该系统采用单片机和FPGA作为低频数字相位测量仪的核心部分。

采用单片机和FPGA作为低频数字相位测量仪的核心部分,由数据采集电路、数据运算控制电路基于FPGA的低频数字相位测量仪的设计康占义 张家口教育学院宣化分校职业教育部图1 系统原理框图图3 采用施密特触发器的整形电路和数据显示电路三大部分构成,其系统功能主要是进行相位差测量及频率测量。

采用VHDL语言实现FPGA的功能。

2系统设计方案本系统分为三大基本组成部分:数据采集电路、数据运算控制电路和数据显示电路。

考虑到FPGA具有集成度高,I/O资源丰富,稳定可靠,可现场在线编程等优点,而单片机具有很好的人机接口和运算控制功能,本系统拟用FPGA和单片机相结合,构成整个系统的测控主体。

系统原理框图如图1。

2.1 信号整形电路的设计最简单的信号整形电路就是一个单门限电压比较器(如图2所示),当输入信号每通过一次零时触发器的输出就要产生一次突然的变化。

当输入正弦波时,每过一次零,比较器的输出端将产生一次电压跳变,它的正负向幅度均受到供电电源的限制,因此输出电压波形是具有正负极性的方波,这样就完成了电压波形的整形工作。

基于8051单片机IP设计等精度频率测量系统

基于8051单片机IP设计等精度频率测量系统
工 程 技 术
基 于 8 5 单 片机 I 计等 精 度频 率测 量 系统 0 1 P设
廖超 平 李汶周 蔡万 雄 ( 广西机 电职业技 术学 院 南宁 5 0 0 ) 3 0 7
摘 要: 本设 计应 用s P 和8 5 单 片机I 技术 , 0 c 0l P 设计 一个等精 度频率 测量 系统 。 通过 在F G P A中嵌 入8 5 单 片机I 来取 代单 片 ̄ + P A 0l P 3 FG U 方案 中的实 际的单 片机 , 节省 了成本又 充分 利 用F G 内部资 源 。 既 PA 关键 词 : 等精度 频率计 S P 8 5 # 片 P OC 0 1 - 机I 中 图 分 类 号 : P 2 T 3 0 文献 标识 码 : A 文 章 编号 : 2 7 1 2 1 ) 8 a一0 2 — 2 1 7 —3 9 ( 0 1 0 () 0 8 0 6
De in o u lPr c so mo t r b s d o 0 1 I r sg f Eq a e i in Cy me e a e n 8 5 P Co e
Ab ta t Th d s g o e u l y me e i p e e t d a d n 5 I C r a d s r c : e e i n f q a c mo t r s r s n e b s o 80 P e 1 o e n FP GA . 51 P o e, 8 0 I C r whi h mb d c e e i t e n h FP GA, t r p a e h e ta 05 o t e e i t n MCU + FP o e l c t e x r 8 1 f h x si g GA s l t o s vi t e o t n ma e u l s f PGA i t r l e o r e . o u i n。 a ng h c s a d k f l u e o F n e na r s u c s K y e W o ds Eq a P e i i n r : u l r c s o Cy me e S Cl 51 P mo t rl OP 80 I C r oe

应用8051单片机IP设计相位测量仪

应用8051单片机IP设计相位测量仪
成 。 将被 测 的两 路 正 弦波 信号 1 8 5 单片机 l核简 介 01 P 经 常 见 的 8 5 单 片机 I 有 开 源 免 费 的和 整 形 数 字 鉴 相 模 块 , 其 中 的 0 1 P 工业 级 收 费 的 两 类 , 般 都具 有 以 下 特 点 。 形 成 两 路 方 波 信 号 , 利 用 其 一 再 () 1 指令 系 统 与8 5 单 片 机 完 全 兼 容 , 门 构 成 的 鉴 相 器 进 行 处 理 , 0 1 其
r eso n rc es .
K y e W o d : r q e c P a e r s F e u n y h s Me u e n S s e l OP 80 I I Co e s a r me t y t m S C; 5 P r
2 当待 测 脉 冲 由 高 电平 外接。 P 用F GA实 现 时 , 使 用 F GA片 内 动 3 位 计 数 器 计 数 , 可 P R0M 、 RAM资源 实现 。 变 为 低 电平 时 ( 由低 电 平 变 为 高 电平 ) 或 , 子技 术 、 业 自动 化 、 能 控 制 及 通 信 等 众 工 智 2 停 多 领域 。 因此 , 计一 个 高 精 度 的 相 位 差 测 设 ( ) 出 与输 入 (/ 口是 分 开 的 。 果 置 3 位 计 数 器 使 能 信 号 EN低 电 平 , 止 3输 I O) 如 2 并 必 量仪显得十 分重要。 当前 国 内 的 一 般 的 解 需 要 使 用 双 向 口功 能 , 须 外 接 一 些 电路 3 位 计 数 器 计 数 , 置 测 量 周期 结 束 信 号
S R为 高 电 平 , 到单 片机 读 取 脉 宽 计 数 T 直 值 然 后 复位 ( C R为 高 电平 ) 开 始 新 的 置 L ,

基于单片机的相位测量仪设计制作 毕业设计

基于单片机的相位测量仪设计制作 毕业设计

基于单片机的相位测量仪设计制作摘要本次设计提出了一种基于8051 单片机开发的相位差测量仪的设计,系统以单片机8051 及计数器为核心, 构成完备的测量系统。

系统可以对20Hz~ 20kHz 频率范围的信号进行频率、相位等参数的精确测量, 测相绝对误差不大于1°。

系统采用液晶1602显示被测信号的频率、相位差。

硬件结构简单, 程序简单可读写性强,软件采用C语言实现。

与传统的电路系统相比, 其有处理速度快、稳定性高、性价比高的优点。

关键字:单片机相位差测量 1602The design and implementation of intelligent chargerABSTRACTIn our daily life, mobile phone has become more and more important. We often need to use a mobile phone, phone calls, text messaging, surfing the Internet, watching movies, listening to music, play games, and so on. With large screen and high frequency mobile phone, lithium ion battery becomes more important, the lithium ion battery charger also brought to the attention of the consumers.This product adopts the li-ion battery charger IC MAX1898, through STC89C52RC control can realize prefi lled, fast charging, and constant voltage charge. By setting the other can easily change the charging time, etc., you can also monitor the charging process of each state, as well as the use of 1602 convenient displays information about the charging current. This design implements the circuit is simple, low cost, and charge effect is very good, including the high security, short time-consuming, small damage to the battery, and meet the requirements of general users.Key words: single chip MAX1898 1602目录摘要............................................................................. ABSTRACT ........................................................................... 目录.............................................................................1 绪论 (1)2 设计原理与方案论证 (1)2.1设计要求 (1)2.2方案论证 (2)2.2.1控制部分的方案选择和论证 (2)2.2.2显示模块的选择方案和论证 (2)2.2.3相位测量方案选择和论证 (3)2.3相位差测量原理论证 (3)3 系统硬件电路设计 (3)3.1各单元模块功能分析及模块电路设计 (5)3.1.1 单片机控制模块 (5)3.1.2稳压电路设计 (1)3.1.3相位差测量模块 (2)3.1.4显示模块 (4)4 软件部分设计 (7)4.1C语言的简介 (7)4.2系统软件设计思想 (7)5 仿真调试及结果 (9)5.1硬件的调试 (10)5.2软件调试 (11)5.3P ROTEUS中仿真图的绘制与调试 (11)5.3.1仿真图的绘制 (11)5.3.2仿真结果 (15)5.4设计结果及总结 (15)5.4.1设计结果 (15)5.4.2设计总结 (15)参考文献 (17)致谢 (19)附录 (20)1 绪论在电子测量技术中,相位测量时最基本的测量手段之一,相位测量仪式电子领域的常用仪器。

数字式相位差测量仪的设计

数字式相位差测量仪的设计

目录绪论 (1)1 系统设计方案 (2)1.1 设计任务的分析 (2)1.1.1 设计主要内容及基本要求 (2)1.1.2 技术指标 (2)1.2 系统方案的选择 (2)1.3 系统的总体设计方案 (3)2 系统硬件电路的设计 (4)2.1 信号整形电路的设计 (4)2.1.1 LM339 的简介 (4)2.1.2 最简单的信号整形电路的设计 (4)2.1.3 采用了施密特触发器组成的信号整形电路的设计 (5)2.2 FPGA数据采集电路 (6)2.2.1 FPGA数据采集电路的功能分析 (6)2.2.2 FPGA数据采集电路的原理 (7)2.2.3 FPGA数据采集电路中各模块确定 (7)2.3 单片机数据运算控制电路的设计 (8)2.3.1 单片机数据运算控制电路的设计 (8)2.3.2 数据显示电路的设计 (9)3 软件部分的设计 (12)3.1 FPGA数据采集电路的VHDL语言程序设计 (12)3.1.1 VHDL语言的简介 (12)3.1.2 VHDL语言程序设计 (12)3.2 单片机数据运算控制电路的程序设计 (12)3.2.1 数据处理的技巧分析 (12)3.2.2 软件设计思路 (13)4 系统的仿真与调试 (17)4.1 FPGA数据采集电路的调试 (17)4.1.1 软件调试 (17)4.1.2 程序下载 (19)4.1.3 调试中的问题 (20)4.2 单片机数据运算控制电路的软件制作与调试 (20)4.2.1 操作过程 (20)4.2.2 问题分析 (21)4.3 系统的联合调试与验证 (21)结论 (22)参考文献 (23)附录一:元器件清单 (24)附录二:程序清单 (25)致谢 (46)数字式相位差测量仪的设计摘要本设计——数字式相位差测量系统使用FPGA和单片机相结合,构成整个系统的测控主体。

FPGA主要负责采集两个同频待测正弦信号的频率和相位差所对应的时间差,而两个同频待测正弦信号经过信号整形电路变成方波后送入FPGA数据采集电路中。

基于C8051F410的数字相位测量系统设计

基于C8051F410的数字相位测量系统设计

2010年第02期,第43卷 通 信 技 术 Vol.43,No.02,2010 总第218期Communications Technology No.218,Totally基于C8051F410的数字相位测量系统设计刘 平a, 张瑞芳a, 李风光b(郑州大学 a. 信息工程学院;b. 电气工程学院,河南 郑州 450001)【摘 要】为提高相位测量系统的稳定性和精度,提出一种新的针对相位差测量的解决方案。

该方案基于高主频微处理器C8051F410,运用移相技术,双路采集具有相位差的同频信号,经C8051F410的DSP内核处理,精确的测出相位差值。

试验证明本系统具有较高的稳定性和精度,系统简单实用,具有广泛的应用价值。

【关键词】相位差;移相网络;数字鉴相;整形电路【中图分类号】TN06 【文献标识码】A【文章编号】1002-0802(2010)02-0218-03 Design of Phase-difference Measurement System Based on C8051F410LIU Ping a, ZHANG Rui-fang a, LI Feng-guang b(a. Institute of Information and Engineering;b. Institute of Electrical Engineering, Zhengzhou University, Zhengzhou Henan 450001, China)【Abstract】A new phase measurement solution is proposed, thus to improve the stability and precision of phase measurement system. This solution, based on high master frequency microprocessor C8051F410, by using shift-phase technology, and by collecting two same frequency signals of different phase in double-channel, which is then processed by the DSP kernel of C8051F410, precisely measures the phase-difference value. Experiment indicates that this system is of high stability and precision, and is simple and practical, thus could be widely applied.【Key words】phase difference;phase shift network; digital phase detect;wave shaping circuit0 引言信号相位差的测量在工程上有着重要的意义,在线性系统动态特性分析,电子领域中功率角度测量等都有着重要的应用。

数字相位测量仪

数字相位测量仪

电子设计竞赛报告电子设计竞赛报告题目: 数字相位测量仪设计报告院系名称:电气工程学院专业班级:电气F1104班学生姓名:陈x超学号:指导教师:教师职称:副教授评语及成绩:指导教师:日期:摘要本设计提出了一种基于c8051f020单片机开发的低频数字相位测量仪的方案。

主要包括相位测量模块、单片机最小系统、显示模块的设计。

可以对低频率范围的信号进行相位等参数的精确测量,测相绝对误差不大于1°。

相位测量模块采用对输入的两路信号(同频率、不同相位)通过比较器整形、鉴相器异或之后得到的相位差,输入到单片机的中断口进行数据采集处理;采用数码管显示被测信号的相位差。

硬件结构简单,软件采用汇编语言实现,程序简单可读写性强、效率高。

与传统的电路系统相比,其有处理速度快、稳定性高、性价比高的优点。

关键词相位差单片机比较器整形数码管目录1.方案设计1.1设计方案论证从功能角度来看,相位测量仪要完成信号相位差的测量。

相位测量仪有两路输入信号,也是被测信号,他们是两个同频率的正弦信号,频率范围为20Hz~20KHz (正好是音频范围),幅度为U PP =1~5V ,但两者幅度不一定相等。

相位和相位差的概念[4]:令正弦信号为:()()0sin ϕω+=t A t A m(2.1) 2.1式中Am 称为幅值(最大值),且A A m 2=,A 称为有效值;()0ϕωθ+=t t 称为相位,0ϕ称为初相位,ω称为角频率。

Am 、ω、0ϕ称为正弦量的三要素。

只有两个同频率的(正弦)信号才有相位差的概念。

不妨令两个同频率的正弦信号为:()()()()02220111sin sin ϕωϕω+=+=t A t A t A t A m m(2.2)则相位差:()()02010201ϕϕϕωϕωθ-=+-+=t t (2.3) 由2.3式中可看出,相位差在数值上等于初相位之差,θ是一个角度不妨令θωθT =,其中θT 是相位差θ对应的时间差,且令T 为信号周期,则有比例关系:θθ:360:T T = (2.4) 可以推导得到:()360/⨯=T T θθ (2.5) 式子2.5中可以说明,相位差θ与θT 一一对应,可以通过测量时间差θT 及信号周期T ,计算得到相位差θ,这就是相位差的基本测量原理。

基于FPGA与8051IP核的宽带数字频率计系统设计

基于FPGA与8051IP核的宽带数字频率计系统设计

基于FPGA与8051IP核的宽带数字频率计系统设计孙锐;朱军;丁大为【期刊名称】《智能计算机与应用》【年(卷),期】2016(006)002【摘要】本系统将FPGA(现场可编程门阵列)引入作为数字频率计的数据处理核心,提升了数字频率计的整体性能。

待测信号送入前置模拟信号调理电路进行放大、整形等处理后,转化为同频率逻辑电平信号,在FPGA芯片中嵌入增强型8051 IP 核,完成测量、处理、显示工作。

经实验证明,本系统设计可以精准地完成对频率、占空比、时间间隔的测量。

%In this paper, the performance of digital frequency counter is promoted by choosing FPGA as the data processing core. In order to convert the signal into the same⁃frequency logic signal, the test signal is amplified and shaped by analog conditioning circuit. With the enhanced 8051 IP core embedded in, to measure, process data and display is realized by the FPGA chip. Finally, experiments have demonstrated the effectiveness of the system design.【总页数】2页(P87-88)【作者】孙锐;朱军;丁大为【作者单位】安徽大学电子信息工程学院,合肥230601;安徽大学电子信息工程学院,合肥230601;安徽大学电子信息工程学院,合肥230601【正文语种】中文【中图分类】TP391【相关文献】1.基于8051IP核的便携式超声波测厚仪设计 [J], 牟光臣;石新峰2.基于 CycloneII EP2C20的8051IP 核的应用研究 [J], 樊峰;陈西曲;叶艳艳3.基于FPGA和自动增益控制技术的宽带数字频率计 [J], 陈彭鑫;仲思东4.基于FPGA与8051IP核的宽带数字频率计系统设计 [J], 孙锐;朱军;丁大为;5.基于FPGA的8051IP核的设计与实现 [J], 徐慧;王金海;王巍因版权原因,仅展示原文概要,查看原文内容请购买。

MC8051单片机IP核的FPGA实现与应用

MC8051单片机IP核的FPGA实现与应用

MC8051单片机IP核的FPGA实现与应用1 引言长期以来,单片机以其性价比高、体积小、功能灵活等方面的独特优点被广泛应用。

但受其内部资源的限制,单片机需要在片外扩展相关资源。

为了达到处理速度和控制灵活性方面的需求,采用微控制器和可编程逻辑器件设计单片机嵌入式系统。

随着现场可编程逻辑阵列(FPGA)及EDA 技术的发展,百万门级的FPGA、可重构的嵌入式MCU 核、功能复杂的IP 核及各种功能强大的EDA 工具的出现,实现将MCU、存储器和一些外围电路集成到一个芯片成为可能。

随着IP 核技术在FPCA 中的应用,特别是MCU IP 核技术的发展。

出现了性能不同的嵌入式MCU 软核。

MCS-51 系列MCU 是目前应用时间最长、最普及、可获得应用资料最多的功能强大的8 位MCU,建立805l MCU 可综合IP 核对于各种嵌入式系统和片上系统(SOC)的应用。

针对8051MCU 的应用前景,出现了几个比较典型的805l IP 核,如DW8051 核.OpenCore 组织的0C8051 核及T51 核,MC805l 核等。

这些IP 核都是采用HDL 语言描述的软MCU 内核,其与工艺无关,能够在多种FPGA 上进行逻辑综合及实现。

这里采用免费的MC805lIP 核,通过对MC8051 结构原理的分析,详细论述其在FPCA 中的实现及应用。

2 MC8051 IP 核基本结构及原理MC8051 是与MCS 一5l 系列微处理器指令集完全兼容的8 位嵌入式微处理器,通过芯核重用技术,可广泛应用在一些面积要求比较苛刻,而对速度要求不是很高的片上系统中。

2.1 MC8051 功能特点采用完全同步设计:指令集和标准8051 微控制器完全兼容;指令执行时间为l~4 个时钟周期,执行性能优于标准805l 微控制器8倍左右;用户可选择定时/计数器、串行接口单元的数量,最多可增加到256 组;新增特殊功能寄存器用于选择不同的定时/计数器、串行接口单元;可选择是否使用乘法器(乘法指令MUL);可选择是否使用除法器(除法指令DIV);。

单片机频率相位测量仪的设计

单片机频率相位测量仪的设计

单片机频率相位测量仪的设计
韩峰
【期刊名称】《辽宁师专学报(自然科学版)》
【年(卷),期】2006(008)003
【摘要】以单片机AT89C52及可编程逻辑器件为核心,构成完备的测量系统.可以对10 Hz~20 kHz频率范围的信号频率、相位等参数进行精确测量,测相绝对误差不大于1°;采用数码管显示被测信号的频率、相位差.其硬件结构简单,软件采用汇编语言实现,程序简单、可读写性强、效率高.与传统的电路系统相比,具有处理速度快、稳定性高等优点.
【总页数】2页(P76-77)
【作者】韩峰
【作者单位】鸡西大学,黑龙江,鸡西,158100
【正文语种】中文
【中图分类】TH73
【相关文献】
1.数字式频率相位差测量仪的设计 [J], 周永明;洪远泉
2.基于MSP430F149的RLC、频率及相位差测量仪的设计 [J], 李军骑;罗伟;郭佳平
3.基于单片机的低频数字相位测量仪的设计 [J], 史国清;倪晋平;刘文军
4.基于单片机和CPLD的数字相位测量仪设计 [J], 姚晖;李伟;季上满;沈科杰;胡娅
5.应用8051单片机IP设计相位测量仪 [J], 廖超平
因版权原因,仅展示原文概要,查看原文内容请购买。

基于8051单片机的船舶稳性自动检测系统设计

基于8051单片机的船舶稳性自动检测系统设计

基于8051单片机的船舶稳性自动检测系统设计本设计致力于基于8051单片机的船舶稳性自动检测系统的研发。

在随着全球贸易的不断发展,船运运输业也逐渐发展壮大。

对于高耗能、对海洋环境破坏大的航运业来说,如何确保船舶稳性安全是至关重要的。

本设计主要通过编写程序,利用8051单片机的高性能和简单易用的特点,对船舶的稳性进行自动检测和控制。

本设计采用传感器联合控制系统来实现自动化检测和控制。

传感器部分安装在船舶不同位置,以便实时监测船舶的不同运行参数,包括船体倾侧、舵角、GPS定位、舵机控制等参数,这些参数会通过传感器收集上传到系统中央控制器,由中央控制器进行计算,根据预设的规则进行判断,通过舵机控制,来实现对船舶的稳定控制。

在程序控制方面,本系统使用C语言编写程序。

主要的程序包括收集数据、上传数据、数据处理、规则编写以及控制算法等部分。

收集数据部分,利用传感器收集船舶各种参数;上传数据部分,上传已经受测的数据到中央控制器;数据处理部分,对数据进行实时处理和分析;规则编写部分,根据不同船舶的特性制定相关的规则以及控制算法部分,将处理的数据输入相关的控制算法,根据设定的规则和预设算法来实现对船舶的控制。

在具体实现方面,该系统包括中央控制器、传感器、电机和其他相关硬件,其中的中央控制器使用8051单片机,它包含有丰富的I / O接口,可方便地控制传感器的输入,同时也可以对电机进行控制。

传感器是由陀螺仪、重力计、加速度计等多种传感器组成,并将采集到的数据通过引脚输送到中央控制器进行处理和计算。

本设计中的电机模块是一个用于控制船舶舵机的模块,其作用在于根据处理后的数据,调整或者自动控制舵机角度,以达到保持船舶平衡,稳定不倾侧的目的。

此外,该系统还包括了其他机械、电气元件,如供电模块、继电器模块、信号灯模块等。

该系统可以在航海、漂流等情况下智能化控制船舶的稳定性,有效防止船舶发生倾侧,因此对于航海、货运业的安全保障至关重要。

大幅度裁减8051IP及其应用

大幅度裁减8051IP及其应用

大幅度裁减8051IP及其应用作者:廖超平来源:《科技资讯》2015年第29期摘要:本设计裁减了8051IP中的uart模块、计时器/计数器模块,并应用大幅度裁减后的8051IP设计一个高精度的相位差测量仪,从而降低了相位差测量仪的硬件成本,而性能与采用完整8051单片机IP时一样。

关键词:大幅度裁减8051IP;相位测量仪;SOPC中图分类号:TN27 文献标识码:AFPGA的典型应用从单片机+FPGA方案发展到嵌入式单片机IP +FPGA方案,充分利用了FPGA内部资源,大大节省了硬件成本,是一个较好的方案。

在设计一些不是用到处理器全部功能的应用系统时,还可使用通过大幅度裁减处理器IP的uart模块、计数器模块的方法来降低设计的硬件成本。

一、大幅度裁减8051单片机IP的方案1.裁减前后的框图如下图是一个8051单片机IP的完整框图,其中包括在许多应用系统中,不使用到的uart 模块、计时器/计数器模块,而这两个模块在IP中又占很大的体积,故把裁减它们,可大大降低硬件成本。

2. 设计文件的裁减8051单片机IP的VHDL源代码主要由描写8051 IP的顶层模块、寄存器控制和地址产生模块、程序计数器模块、输入/输出端口模块、特殊功能寄存器模块、ALU模块、中断控制模块、uart模块和计时器/计数器模块,以及可供它们调用的子模块的VHDL文件构成。

其中需要裁减的文件由描写uart模块和计时器/计数器模块以及可供它们调用的子模块的VHDL文件:TimerCounter.vhd、8BitUpCounter.vhd、UART.vhd、1BitUpCounter.vhd、TXShiftReg.vhd 和RXShiftReg.vhd。

还有与之关联的,接口方面需要做简单修改的几个文件是:PortControl.vhd、InterruptControl.vhd和SFRMulSubBlk.vhd。

3.裁减后无效的命令包括对定时器/计数器工作方式控制寄存器TMOD各位设置的命令,对中断控制寄存器TCON、T2CON中控制定时器/计数器的启、停和中断有关位设置的命令及设置计数器初值等命令。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

应用8051单片机IP设计相位测量仪
摘要:本设计应用SOPC和8051单片机IP技术,设计一个高精度的相位差测量仪。

通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。

关键词:相位测量仪SOPC 8051单片机IP
Abstract:The design of Frequency Phase Measurement System is presented based on 8051 IP Core and FPGA.8051 IP Core,which embed in the FPGA,to replace the extra 8051 of the existing MCU+FPGA solution,saving the cost and make full use of FPGA internal resources.
Key Words:Frequency Phase Measurement System;SOPC;8051 IP Core
相位差测量技术发展至今已深入到电子技术、工业自动化、智能控制及通信等众多领域。

因此,设计一个高精度的相位差测量仪显得十分重要。

当前国内的一般的解决方案是单片机+FPGA方案,其中FPGA完成高速的脉冲计数功能,而单片机则进行脉冲计数后的有关计算和LCD显示等的控制。

此方案中的FPGA内部资源往往利用不足,造成比较大的浪费。

本设计应用SOPC和8051单片机IP技术,通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机。

既少用一个实际的单片机又充分利用FPGA内部资源,
大大节省了硬件的成本。

1 8051单片机IP核简介
常见的8051单片机IP有开源免费的和工业级收费的两类,一般都具有以下特点。

脉宽测量模块用来测量占空比待测信号的高、低电平脉宽时间,用VHDL语言设计,由FPGA实现。

单片机控制模块使用8051单片机IP,也用FPGA实现。

单片机控制模块控制脉宽测量模块进行脉宽测量,读取脉宽测量数据,并作相应数据处理,得到相位差,通过LCD显示模块显示相位差测量结果。

晶振为FPGA中的脉宽测量模块和单片机控制模块提供标准频率信号和时钟信号。

3 脉宽测量模块设计
脉宽测量模块中关键的是要设计一个高、低电平脉宽计数控制小模块,这小模块的作用是:在一个测量周期开始,待测脉冲TCLK的高电平(或低电平)到来时,置32位计数器使能信号EN高电平,启动32位计数器计数,当待测脉冲由高电平变为低电平时(或由低电平变为高电平),置32位计数器使能信号EN低电平,停止32位计数器计数,并置测量周期结束信号STR为高电平,直到单片机读取脉宽计数值然后复位(置CLR为高电平),开始新的测量周期为止。

尽管在停止计数期间,待
测脉冲会出现一个乃至多个高电平(或低电平)。

(如图2所示)
设TCLK是占空比待测脉冲;CLR为复位信号;SEC是选择测量高低电平信号,SEC=1,测量高电平,SEC=0,测量低电平;EN是32位计数器使能信号;STR是一次测量周期结束信号。

脉宽计数控制模块VHDL 设计如下:
AA<=(TCLK AND SEC) OR NOT(TCLK OR SEC);
CLK1<=NOT AA;
CLK2_1:lcell PORT MAP(AA, CLK2_0);
CLK1_2:lcell PORT MAP(CLK2_0, CLK2);
CLK3<=NOT CLK2;
Q1<=Q10;
Q2<=Q20;
BB<=Q2&Q3;
LL1:PROCESS(CLK1,CLR)
BEGIN
Q10<=´0´;
ELSIF CLK1´EVENT AND CLK1=´1´THEN
Q10<=´1´;
END IF;
END PROCESS;
LL2:PROCESS(CLK2,CLR)
BEGIN
IF CLR=´1´THEN Q20<=´0´;
ELSIF CLK2´EVENT AND CLK2=´1´THEN Q20<=Q10;
END IF;
END PROCESS;
LL3:PROCESS(CLK3,CLR)
BEGIN
<=´0´;
ELSIF CLK3´EVENT AND CLK3=´1´THEN Q3<=Q20;
END IF;
END PROCESS;
MG :
PROCESS(BB)
BEGIN
CASE BB IS
WHEN”10”=>
EN<=´1´;
WHEN OTHERS=>
EN<=´0´;
END CASE;
CASE BB IS
WHEN”11”=>
STR<=´1´;
WHEN OTHERS =>
STR<=´0´;
END CASE;
END PROCESS;
脉宽测量模块中还有用于脉宽计数的32位计数器和计数值输出多路选择器,它们的设计这里从略。

4 单片机程序设计
本系统单片机程序总流程图如图3,其中脉宽测量子程序流程图如图4。

本相位差测量仪在以ALTERA Cyclo neII EP2C5T144为核心的
FPGA开发板中实现并通过验证。

参考文献
[1] 田秀丰.低频数字式相位测量仪的设计[J].无线通信技术,2008(2).
[2] 姚晖.基于单片机和CPLD的数字相位测量仪设计[J].工业控制计算机,2010(1).
[3] 廖超平.基于8051单片机IP设计等精度频率测量系统[J].科技资讯,2011(22).。

相关文档
最新文档