附录三 集成电路引脚图

附录三

常用集成电路芯片引脚排列图

74LS00 74LS03

Y=AB四2输入正与非门Y=AB

集电极开路输出的四2输入正与非门

74LS04

74LS08

Y=A六反相器Y=AB 四2输入正与门

74LS10 74LS11

Y=ABC三3输入正与非门Y=ABC 三3输入正与门

74LS20

74LS21

Y=AB C D双4输入正与非门Y=ABCD双4输入正与门74LS32 74LS48

测试

输出

Y=A+B 四2输入正或门BCD-七段译码器

74LS48是具有内部上拉电阻的BCD-七段译码器/驱动器。输出高电平有效，其中，A、B、C、D是输入端，a、b、c、d、e、f是输出。

74LS51 74LS74

Y=CD

AB+与或非门双D型正边沿触发器

74LS86

74LS90

2

Y=A⊕B 四2输入异或门十进制计数器（2、5分频）

74LS90是四位十进制计数器。各有两个置“0”（R01、R02）和置“9”（R91、R92）输入端，有两个计数输入端A和B，Q A-Q D为输出。若从A端输入计数脉冲，将Q A与B短接，则组成十进制计数器（分频器）；若从B端输入计数脉冲，把Q D与A短接，则组成二~五混合进制计数器（或五分频器）

74LS112 74LS125

双J-K负边沿触发器（带预置和清除端）Y=A三态输出的四总线缓冲门

EN为高时禁止

74LS138

74LS153

输出

选择允许输出

数据输入

选通选择输出

3-8线译码器/分配器双4-1线数据选择器/多路开关

74LS138为3-8线译码器，包含三个允许输入端S1、

2

S、3S，可对8条线中任意一

条进行译码，这取决于三个二进制选择输入端A0、A1、A2和三个允许输入端S1、

2

S、3S 的状态。

74LS160 74LS180

数据输入

输出

4位同步计数器（十进制，直接清除） 9位奇/偶校验器/发生器

74LS175 74LS183

输入

输入

输出输出输出

四D 型触发器（互补输出，共直接清除） 双保留进位全加器

74LS183全加器每一位有一个单独的进位输出，它可在多输入保留进位方法中使用，能在不大于两级门的延时内产生真和、真进位输出。

74LS192 74LS194

输入

并行输入

数据

输出

输入

串行输入

串行输入

同步双时钟加/减计数器 4位双向通用移位寄存器

555时基电路 七段数码显示器

g

DAC0832 ADC0809

八位数/模转换器八位8通道逐次逼近型模/数转换器CC4001 CC4011

Y=B

A 四2输入或非门(CMOS)Y=AB四2输入与非门(CMOS)

CC 4013 CC 4024

双D 型触发器(CMOS ) 七级二进制脉动计数器(CMOS )

CC 4511

CC 4518

BCD -七段锁存/译码/驱动(CMOS ) 双BCD 加法计数器(CMOS )