课程设计的目的与作用

6. 74161 构成 47 进制同步加法计数器仿真结果分析
第一个数：1
第二个数：2 ┇ ┇
第五十六个数：56 （注：显示器是十六进制的）
第五十七个数：0
7.设计总结
①通过此次课程设计，锻炼了我们动脑，动手解决问题的能力，同时掌握计数器电路的分 析，设计方法及应用，基本能够独立设计出一般简单的电路。 ②在仿真过程中，会用到大量的元器件，使我对于其在电路中的使用有了更多的认识，平 时一些不懂得问题，做完课程设计，那些问题迎刃而解。 ③此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随 机应变，我想此后的课程设计应该会很轻松。
1) 采用实验箱设计、连接、调试三位二进制计数器； 2) 采用实验箱设计、连接、调试中规模芯片构成的任意进制计数器； 3) 采用 multisim 仿真软件建立复杂的计数器电路模型； 4) 对电路进行理论分析； 5) 在 multisim 环境下分析仿真结果，给出仿真时序图； 6) 撰写课程设计报告。
8.参考文献
①《数字电子技术基础简明教程》余孟尝主编；清华大学电子学教研组编.——3 版.—— 北京：高等教育出版社，2006.7（2015.12 重印）
②《数字逻辑实验指导书》 张丽萍 张群芳编
目 1ቤተ መጻሕፍቲ ባይዱ
录
课程设计的目的与作用 .................................................... 1 1.1 1.2 课程设计的目的 ..................................................... 1 课程设计的作用 ..................................................... 1
指导教师：
专业负责人：
学院教学副院长：
2016 年 月 日
2016 年 月
日
2016 年
月
日
4. 三位二进制减法计数器仿真结果分析
图 4.1 如图 4.1 所示，先按下 B 键异步置零然后按动 A 键输入时钟脉冲，结果如下图
状态 1
状态 2
状态 3
状态 4
状态 5
状态 6
5.74161 构成 47 进制同步加法计数器的设计
①写出的 2 进制代码 47=0011 1001B ②求归零逻辑 因为CR是同步置数端，所以返回值为 0011 1001 ③画连线图
成 绩 评 定 表
学生姓名 专 业 许浩楠 测控技术与 仪器 班级学号
课程设计题目
1403020122
数字电子课程设计
评
语 组长签字：
成绩
日期
2016 年
月 日
课程设计任务书
学 院 学生姓名 自动化学院 许浩楠 专 业 班级学号 测控技术与仪器 1403020122
课程设计题目 1 三位二进制减法计数器（无效态：001,011） 2 74161 构成 57 进制同步加法计数器并显示 实践教学要求与任务:
2. 设计任务 ................................................................. 1 2.1 三位二进制减法计数器（无效态：001，110） ............................ 1 2.2 74161 构成 57 进制同步加法计数器并显示 ................................ 1 3.三位二进制减法计数器的设计 ................................................ 1 4. 三位二进制减法计数器仿真结果分析 ......................................... 4 5.74161 构成 47 进制同步加法计数器的设计 ..................................... 5 6.74161 构成 47 进制同步加法计数器仿真结果分析 ............................... 6 7.设计总结 .................................................................. 7 8.参考文献 .................................................................. 7
1.2 课程设计的作用
1. 对设计电路进行理论分析、计算 2. 在 multisim 环境下仿真电路功能，修改相应参数，分析结果的变化情况 3. 掌握电子产品的制作和调试方法，提高实践动手能力，培养工程实践观念
2. 设计任务
2.1 三位二进制减法计数器（无效态：001，110） 2.2 74161 构成 57 进制同步加法计数器并显示
④求驱动方程
n n n J0 =Qn 2 Q1 + Q2 Q1
K 0 =1 K1 =Qn 0
J1 = Qn 0
J2 =Qn 1 ⑤画逻辑电路图
n K 2 =Qn 0 + Q1
图 3.2.2 逻辑电路图
⑥检查电路能否自启动 将无效状态 001、110 带入状态方程进行计算，结果如下： 001 够自启动。 100（有效状态） 011 010（有效状态）可见，所设计是的时序电路能
工作计划与进度安排:
第 1-2 天：1. 布置课程设计题目及任务； 2. 查找文献、资料，确立设计方案； 第 3 天： 在实验室中设计、连接、调试三位二进制计数器电路以及中规模芯片构成的 任意进制计数器电路； 第 4 天： 在 multisim 环境下建立电路模型， 对设计电路进行理论分析、计算，给出 仿真时序图，撰写设计报告； 第 5 天： 1. 课程设计结果验收； 2. 针对课程设计题目进行答辩； 3. 上交课程设计报告。
1 课程设计的目的与作用
1.1 课程设计的目的
学习了数字电子技术的理论知识，重点在于达到理论实际相结合的学习目标，切实要 求学生的实际运用能力。考虑到电子电路设计自动化也是目前电子技术发展的一个重要趋 势，针对课程的要求对学生进行综合训练的一个实践教学环节。从应用的要求出发，除了 扼要介绍它们的电路图原理外，着重介绍器件的主要技术性能，典型应用或者连接方法。
n n n n n 有使用的无效状态，其对应的最小项Qn 2 Q 1 Q 0 、Q 2 Q 1 Q 0 是约束项。
次态 Q2n+1Q1n+1Q0n+1 的卡诺图
Q2n+1 的卡诺图
Q1n+1 的卡诺图
Q0n+1 的卡诺图 图 3.2.1
显然，由图 3.2.1 所示各卡诺图便可以容易地得到
n n n n n Qn+1 0 =Q 0 （Q 2 Q 1 + Q 2 Q 1 ） n n n n Qn+1 1 = Q1 Q0 + Q1 Q0 n n n n n Qn+1 2 = Q 2 Q 1 + Q 2 ( Q 0 + Q1 )
3.三位二进制减法计数器的设计
1.状态图
000 010 100 101 110 111
3.1 状态图 2.选择触发器，求时钟方程、状态方程
①选择触发器 由于 JK 触发器功能齐全、使用灵活，在这里选用 3 个 CP 下降沿触发的边沿 JK 触发器。 ②求时钟方程 采用同步方案，故取 CP0=CP1=CP2=CP CP 是整个要设计的时序电路的输入时钟脉冲。 ③求状态方程 确定约束项 从图 3.1 给出的状态图可以看出，还有 001、011 两个代码状态没有出现，显然他们是没