有源电力滤波器锁相倍频电路的参数优化
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相倍频电路大多采用 74HC4046 集成电路
基 金 项 目 ：国 家 211 项 目 （28110514） 定 稿 日 期 ： 2010-07-03 作 者 简 介 ： 王 大 志 （1963- ）， 男 ， 辽 宁 锦 州 人 ， 教 授 ， 博 士 生 导师，研究方向为电力系统与电力传动。
实现，但对其主要参数计算多数文献鲜有介绍 。 [1-3] 在 此 提 供 了 一 种 锁 相 环 电 路 （PLL）的 参 数 优 化 方 法，使用该计算方法设计的锁相倍频电路能够准 确稳定地倍频出所需要的触发信号，通过实践证 明，该方法在实际电路中获得了良好的效果。
图 4 实际电路
由 ζ，ωn 可得此二阶系统的调节时间、最大超 调量等暂态特性。在此电路中，设定 LPF 的截止
频率为 100 Hz，则 1/（τ1+τ2）=502.4。通过前几节分 析，已知 Kp=0.4，Ku=2×106 rad·s-1·V-1，将 Kp，Ku 及 1/（τ1+τ2）值代入 ωn 表达式，则可知 ωn=1.25×103 s-1。 对于阻尼比 ζ，取二阶工程最佳参数，则 ζ=0.707。
2 锁相倍频电路原理
常用的锁相倍频电路多为二阶或三阶系统， 它是主要由鉴相器（PD）、低通滤波器（LPF）、压控 振 荡 器 （VCO）以 及 一 个 累 加 计 数 器 （N）连 接 成 的 闭环频率反馈系统，其系统框图如图 1 所示。
图 1 锁相倍频电路原理框图
锁 相 环采用 74HC4046 集成电路实现，累加 计数器采用 CD4040 计数器。采集到的 A 相电压 信号经过零信号检测电路后，得到与 A 相电压同 步的 50 Hz 方波，将此方波作为锁相倍频电路的 输入信号 θi。
（Northeastern University，Shenyang 110004，China） Abstract：By studying the PLL circuit，because the phase-locked loop circuit parameters are not easy to determine， using automatic control principles，the principle of the PLL multiplier circuit and stability，loop filter’s attenuation characteristics are analyzed and a mathematical model of the loop is established.The optimization method for PLL cir cuit parameter is proposed.The experimental results show that the method can be applied into the PLL multiplier circuit for the stable and accurate trigger signal.It can supply for the better synchronous sampling and interval sampling，achieving the uniform subdivision of the whole periodic voltage.Meanwhile，it reduces the design difficulties， with strong engineering applicability. Keywords：active power filter；phase-locked frequency；synchronous sampling Foundation Project：Supported by National 211 Project（No.28110514）
由自动控制理论，知最大超调量为：
δ=e-ζπ/ 姨1-ζ2 ×100%
（8）
将 ζ=0.707 代入上式，则超调量 δ=4.3%。调
节时间 ts 是当前输出量与峰值之间的偏差达到允 许范围而不再超出的暂态过程时间，当误差范围取
120
一直与电压保持线性关系，而是只在一个较低和
较高的阈值内满足线性关系。VCO 的线性工作电 压范围约为 1～3.9 V。其特性随厂家不同而异。当 更换不同厂家的 74HC4046 时，需要重新设计环 路滤波器中 R，C 常数，Ku=2×106 rad·s-1V-1。 2.4 二进制累加计数器
在 APF 的检测系统中，要使用锁相倍频电路 起动 A/D 芯片采样，由图 1 可见，分频器将 VCO 产生的输出信号频率除以因子 N。在此电路中，使 用了二进制加法计数器 CD4040，即其累加数均为 2 的倍数，若要得到 256 分频，因 256=28，即将输出 信号从 Q8 脚输出[4]。因为该二进制计数器将 VCO 产生的频率除以 N，同时也将 θo 按比例缩小 N 倍。 因此分频器仅为一个增益为 1/N 的比例模块，其 增益 Kn=1/N。在此检测模块中，要将 12.8 kHz 信 号分频为 50 Hz 的工频信号，所以 N＝256。 2.5 锁相倍频电路数学模型的建立
此电路的供电电压为 5 V，故 Kp=0.4，若设 θe=
θi-θc，则 PD 传递函数为：Ud（s）/θe（s）=Kp。
2.3 压控振荡器
设 VCO 输出信 号 的 弧 度 频 率 正 比 于 控 制 信
号，则可表示为：
ω2=ω0+Kuup
（2）
式中：Ku 为 VCO 的增益；ω0 为锁相环的中心弧度频率。
综上所述，利用图 1 锁相倍频电路的原理框 图，可得锁相倍频电路传递函数结构，如图 3 所 示，下面具体分析锁相倍频电路的暂态性能。
图 3 锁相倍频电路传递函数框图
将 式 （1），（2），（4）及 Kn=1/N 代 入 图 3 所 示 传递函数表达式中，可求出相位传递函数为：
HBiblioteka Baidus）=
θθoi（（ss））=
由于 ζ=0.707，则可计算出 τ2=1.13×10-3 s，那 么 τ1=8.6×10-4 s，令 C2=2 200 pF，则 R3=39 kΩ， R4=51 kΩ。
4 实验结果分析
通过以上计算，得到锁相倍频电路的各项参 数及其暂态特性。 图 6 示出过零信号 u0 与倍频 信号 up 的相位对比，由图可见，锁相倍频电路输 出频率为 12.82 kHz 的方波。
1引言
在电力系统中，由于电力电子装置和非线性 负载的广泛应用，使电网电压和电流波形发生畸 变产生谐波，对电力系统环境造成了污染，改善电 力系统的供电电能质量，减少电力部门的经济损 失，规划电力系统的电力谐波治理方案具有非常 重要的意义。有源电力滤波器（APF）技术是谐波 抑制技术的主要研究方向之一，而锁相倍频电路 是 APF 的重要组成部分。目前锁相倍频电路主要 由集成锁相环电路构成，其技术参数大都根据经 验值而来，缺乏理论依据。锁相倍频电路能否将 50 Hz 电压信号准确倍频到 12.8 kHz，并触发 A/D 转换电路进行采样，是影响 APF 能否快速稳定开 机的重要因素。
119
第 44 卷第 12 期 2010 年 12 月
电力电子技术 Power Electronics
Vol.44， No.12 December 2010
2.1 低通滤波器 图 2a 为 PLL 电路使用的一阶环路滤波器，其
传递函数 F（s）=1+sτ2/[1+s（τ1+τ2）]，τ1=R3C，τ2=R4C， 波特图如图 2b 所示。可见，中频段增益以-20 dB/ dec 下降。在高频段，即 ω>1/τ2 时，增益逐渐接近 一个常数。由于滤波器传函中有一个极点、一个零 点，在较高频率时，极点会产生-90°相移，零点会产 生+90°相移。当极点和零点出于适当位置时，二阶 PLL 的总相移不会超过-180°，因此环路保持稳定。
H（s）=
ωn2（1+sτ2） s2+2ζωns+ωn2
（7）
式中：ωn= 姨KpKu/[N（τ1+τ2）] ；ζ=ωn[τ2+N/（KpKu）]/2。
由 ζ 表达式可知，系统传递函数的零点直接
影响 ζ 的值，通过 ζ 可间接判断一个二阶系统的
暂态品质，系统超调量仅与阻尼比这一特征参数
有关。由自动控制原理可知，零点会使系统的振荡
2.2 鉴相器
74HC4046 中 PD Ⅱ可进行频率比较，在 VCO 振荡频率的全部范围内都能进行锁相。与其他 PD
相比，PD Ⅱ可以提高锁相速度，其数学模型是一个 增益为 Kp 的比例模块：Kp=ucc/（4π），则可得 PD Ⅱ 的数学模型，即 PD 的输出信号为：
up=Kp（θi-θc）
（1）
第 44 卷第 12 期 2010 年 12 月
电力电子技术 Power Electronics
Vol.44， No.12 December 2010
有源电力滤波器锁相倍频电路的参数优化
王大志， 葛 帅， 李 俊， 王 波 （东北大学，信息科学与工程学院，辽宁 沈阳 110004）
摘 要 ：通过对锁相倍频电路的研究，针对锁相环电路参数不易确定的特点，运用自动控制原理相关理论，分析
中 图 分 类 号 ：TN713
文 献 标 识 码 ：A
文 章 编 号 ：1000-100X（2010）12-0119-03
Active Power Filter Phase-locked Frequency Circuit Parameters Optimization
WANG Da-zhi， GE Shuai， LI Jun， WANG Bo
从 VCO 模型可得出输出相位表达式为：
乙 乙 θo（t）= △ω2（t）dt=Ku up（t）dt
（3）
这是一个积分环节，因此 θo 的拉普拉斯变换
可写成：θo（s）=Kuup（s）/s，则 VCO 的传递函数为：
up（s）/θo（s）=Ku/s
（4）
实际的 VCO 还有一个局限性，在控制信号从
零到 ucc 整个范围内，VCO 的输出信号频率并不能
s
KpKuKnF（s） +KpKuKnF（s）
代入各环节的传递函数，即可得：
（5）
H（s）=
（KpKu/N）（1+sτ2）/（τ1+τ2） s2+s[（1+KpKuτ2/N）]/（τ1+τ2）+KpKu/[N（τ1+τ2）]
（6）
将式（6）写成二阶系统的形式，即把分母写成
s2+2ζωns+ωn2 的形式，其中 ωn 为自然振荡角频率， ζ 为阻尼因子，则上式可写成：
系统的暂态特性了。
3 锁相倍频电路的参数设计及暂态特性
锁相倍频的实际电路如图 4 所示。经上述分析 锁相倍频电路参数为：R1=106.7 kΩ，R2=13.82 kΩ， C1=6 170 pF，由于无 6 170 pF 电容，则由 4 700 pF， 1 000 pF 和 470 pF 3 个电容并联组成。
性增强，但是当 τ2 越小时，即零点 z=1/τ2 越大时， 系 统 的 零 点 离 虚 轴 越 远 ，对 系 统 的 影 响 越 小 [5]，此
时式（7）可写成：H（s）=ωn2/[s2+2ζωn s+ωn2]。 显然，这是一个标准的二阶系统，在自动控制
理论中，已有成熟的公式来计算和描述标准二阶
有源电力滤波器锁相倍频电路的参数优化
图 2 一阶低通滤波器及波特图
若环路滤波器不能充分衰减 PD 所产生的交 流成分及谐波，VCO 将无法正常工作。为滤除基 准频率中的交流成分与谐波，可使用二阶或更高
阶的环路滤波器，但同时会增加环路极点，相移会
大于 180°，这样环路滤波器的参数便不好确定。 经验证，使用二阶环路滤波器时，PLL 电路的不稳 定性会大大增加，这对 APF 的稳定运行会造成损 害，因此在 APF 中仍采用一阶无源滤波器。
了锁相倍频电路的原理及稳定性、环路滤波器的衰减特性，并建立了环路数学模型。提出一种锁相环电路参数
的优化方法，实验结果表明，运用该方法设计的锁相倍频电路能够准确稳定地倍频出所需要的触发信号，较好
地实现了同步采样、等间隔采样，以及整周期电压的均匀细分，同时降低了设计难度，具有很强工程适用性。
关 键 词 ：有源电力滤波器；锁相倍频；同步采样
基 金 项 目 ：国 家 211 项 目 （28110514） 定 稿 日 期 ： 2010-07-03 作 者 简 介 ： 王 大 志 （1963- ）， 男 ， 辽 宁 锦 州 人 ， 教 授 ， 博 士 生 导师，研究方向为电力系统与电力传动。
实现，但对其主要参数计算多数文献鲜有介绍 。 [1-3] 在 此 提 供 了 一 种 锁 相 环 电 路 （PLL）的 参 数 优 化 方 法，使用该计算方法设计的锁相倍频电路能够准 确稳定地倍频出所需要的触发信号，通过实践证 明，该方法在实际电路中获得了良好的效果。
图 4 实际电路
由 ζ，ωn 可得此二阶系统的调节时间、最大超 调量等暂态特性。在此电路中，设定 LPF 的截止
频率为 100 Hz，则 1/（τ1+τ2）=502.4。通过前几节分 析，已知 Kp=0.4，Ku=2×106 rad·s-1·V-1，将 Kp，Ku 及 1/（τ1+τ2）值代入 ωn 表达式，则可知 ωn=1.25×103 s-1。 对于阻尼比 ζ，取二阶工程最佳参数，则 ζ=0.707。
2 锁相倍频电路原理
常用的锁相倍频电路多为二阶或三阶系统， 它是主要由鉴相器（PD）、低通滤波器（LPF）、压控 振 荡 器 （VCO）以 及 一 个 累 加 计 数 器 （N）连 接 成 的 闭环频率反馈系统，其系统框图如图 1 所示。
图 1 锁相倍频电路原理框图
锁 相 环采用 74HC4046 集成电路实现，累加 计数器采用 CD4040 计数器。采集到的 A 相电压 信号经过零信号检测电路后，得到与 A 相电压同 步的 50 Hz 方波，将此方波作为锁相倍频电路的 输入信号 θi。
（Northeastern University，Shenyang 110004，China） Abstract：By studying the PLL circuit，because the phase-locked loop circuit parameters are not easy to determine， using automatic control principles，the principle of the PLL multiplier circuit and stability，loop filter’s attenuation characteristics are analyzed and a mathematical model of the loop is established.The optimization method for PLL cir cuit parameter is proposed.The experimental results show that the method can be applied into the PLL multiplier circuit for the stable and accurate trigger signal.It can supply for the better synchronous sampling and interval sampling，achieving the uniform subdivision of the whole periodic voltage.Meanwhile，it reduces the design difficulties， with strong engineering applicability. Keywords：active power filter；phase-locked frequency；synchronous sampling Foundation Project：Supported by National 211 Project（No.28110514）
由自动控制理论，知最大超调量为：
δ=e-ζπ/ 姨1-ζ2 ×100%
（8）
将 ζ=0.707 代入上式，则超调量 δ=4.3%。调
节时间 ts 是当前输出量与峰值之间的偏差达到允 许范围而不再超出的暂态过程时间，当误差范围取
120
一直与电压保持线性关系，而是只在一个较低和
较高的阈值内满足线性关系。VCO 的线性工作电 压范围约为 1～3.9 V。其特性随厂家不同而异。当 更换不同厂家的 74HC4046 时，需要重新设计环 路滤波器中 R，C 常数，Ku=2×106 rad·s-1V-1。 2.4 二进制累加计数器
在 APF 的检测系统中，要使用锁相倍频电路 起动 A/D 芯片采样，由图 1 可见，分频器将 VCO 产生的输出信号频率除以因子 N。在此电路中，使 用了二进制加法计数器 CD4040，即其累加数均为 2 的倍数，若要得到 256 分频，因 256=28，即将输出 信号从 Q8 脚输出[4]。因为该二进制计数器将 VCO 产生的频率除以 N，同时也将 θo 按比例缩小 N 倍。 因此分频器仅为一个增益为 1/N 的比例模块，其 增益 Kn=1/N。在此检测模块中，要将 12.8 kHz 信 号分频为 50 Hz 的工频信号，所以 N＝256。 2.5 锁相倍频电路数学模型的建立
此电路的供电电压为 5 V，故 Kp=0.4，若设 θe=
θi-θc，则 PD 传递函数为：Ud（s）/θe（s）=Kp。
2.3 压控振荡器
设 VCO 输出信 号 的 弧 度 频 率 正 比 于 控 制 信
号，则可表示为：
ω2=ω0+Kuup
（2）
式中：Ku 为 VCO 的增益；ω0 为锁相环的中心弧度频率。
综上所述，利用图 1 锁相倍频电路的原理框 图，可得锁相倍频电路传递函数结构，如图 3 所 示，下面具体分析锁相倍频电路的暂态性能。
图 3 锁相倍频电路传递函数框图
将 式 （1），（2），（4）及 Kn=1/N 代 入 图 3 所 示 传递函数表达式中，可求出相位传递函数为：
HBiblioteka Baidus）=
θθoi（（ss））=
由于 ζ=0.707，则可计算出 τ2=1.13×10-3 s，那 么 τ1=8.6×10-4 s，令 C2=2 200 pF，则 R3=39 kΩ， R4=51 kΩ。
4 实验结果分析
通过以上计算，得到锁相倍频电路的各项参 数及其暂态特性。 图 6 示出过零信号 u0 与倍频 信号 up 的相位对比，由图可见，锁相倍频电路输 出频率为 12.82 kHz 的方波。
1引言
在电力系统中，由于电力电子装置和非线性 负载的广泛应用，使电网电压和电流波形发生畸 变产生谐波，对电力系统环境造成了污染，改善电 力系统的供电电能质量，减少电力部门的经济损 失，规划电力系统的电力谐波治理方案具有非常 重要的意义。有源电力滤波器（APF）技术是谐波 抑制技术的主要研究方向之一，而锁相倍频电路 是 APF 的重要组成部分。目前锁相倍频电路主要 由集成锁相环电路构成，其技术参数大都根据经 验值而来，缺乏理论依据。锁相倍频电路能否将 50 Hz 电压信号准确倍频到 12.8 kHz，并触发 A/D 转换电路进行采样，是影响 APF 能否快速稳定开 机的重要因素。
119
第 44 卷第 12 期 2010 年 12 月
电力电子技术 Power Electronics
Vol.44， No.12 December 2010
2.1 低通滤波器 图 2a 为 PLL 电路使用的一阶环路滤波器，其
传递函数 F（s）=1+sτ2/[1+s（τ1+τ2）]，τ1=R3C，τ2=R4C， 波特图如图 2b 所示。可见，中频段增益以-20 dB/ dec 下降。在高频段，即 ω>1/τ2 时，增益逐渐接近 一个常数。由于滤波器传函中有一个极点、一个零 点，在较高频率时，极点会产生-90°相移，零点会产 生+90°相移。当极点和零点出于适当位置时，二阶 PLL 的总相移不会超过-180°，因此环路保持稳定。
H（s）=
ωn2（1+sτ2） s2+2ζωns+ωn2
（7）
式中：ωn= 姨KpKu/[N（τ1+τ2）] ；ζ=ωn[τ2+N/（KpKu）]/2。
由 ζ 表达式可知，系统传递函数的零点直接
影响 ζ 的值，通过 ζ 可间接判断一个二阶系统的
暂态品质，系统超调量仅与阻尼比这一特征参数
有关。由自动控制原理可知，零点会使系统的振荡
2.2 鉴相器
74HC4046 中 PD Ⅱ可进行频率比较，在 VCO 振荡频率的全部范围内都能进行锁相。与其他 PD
相比，PD Ⅱ可以提高锁相速度，其数学模型是一个 增益为 Kp 的比例模块：Kp=ucc/（4π），则可得 PD Ⅱ 的数学模型，即 PD 的输出信号为：
up=Kp（θi-θc）
（1）
第 44 卷第 12 期 2010 年 12 月
电力电子技术 Power Electronics
Vol.44， No.12 December 2010
有源电力滤波器锁相倍频电路的参数优化
王大志， 葛 帅， 李 俊， 王 波 （东北大学，信息科学与工程学院，辽宁 沈阳 110004）
摘 要 ：通过对锁相倍频电路的研究，针对锁相环电路参数不易确定的特点，运用自动控制原理相关理论，分析
中 图 分 类 号 ：TN713
文 献 标 识 码 ：A
文 章 编 号 ：1000-100X（2010）12-0119-03
Active Power Filter Phase-locked Frequency Circuit Parameters Optimization
WANG Da-zhi， GE Shuai， LI Jun， WANG Bo
从 VCO 模型可得出输出相位表达式为：
乙 乙 θo（t）= △ω2（t）dt=Ku up（t）dt
（3）
这是一个积分环节，因此 θo 的拉普拉斯变换
可写成：θo（s）=Kuup（s）/s，则 VCO 的传递函数为：
up（s）/θo（s）=Ku/s
（4）
实际的 VCO 还有一个局限性，在控制信号从
零到 ucc 整个范围内，VCO 的输出信号频率并不能
s
KpKuKnF（s） +KpKuKnF（s）
代入各环节的传递函数，即可得：
（5）
H（s）=
（KpKu/N）（1+sτ2）/（τ1+τ2） s2+s[（1+KpKuτ2/N）]/（τ1+τ2）+KpKu/[N（τ1+τ2）]
（6）
将式（6）写成二阶系统的形式，即把分母写成
s2+2ζωns+ωn2 的形式，其中 ωn 为自然振荡角频率， ζ 为阻尼因子，则上式可写成：
系统的暂态特性了。
3 锁相倍频电路的参数设计及暂态特性
锁相倍频的实际电路如图 4 所示。经上述分析 锁相倍频电路参数为：R1=106.7 kΩ，R2=13.82 kΩ， C1=6 170 pF，由于无 6 170 pF 电容，则由 4 700 pF， 1 000 pF 和 470 pF 3 个电容并联组成。
性增强，但是当 τ2 越小时，即零点 z=1/τ2 越大时， 系 统 的 零 点 离 虚 轴 越 远 ，对 系 统 的 影 响 越 小 [5]，此
时式（7）可写成：H（s）=ωn2/[s2+2ζωn s+ωn2]。 显然，这是一个标准的二阶系统，在自动控制
理论中，已有成熟的公式来计算和描述标准二阶
有源电力滤波器锁相倍频电路的参数优化
图 2 一阶低通滤波器及波特图
若环路滤波器不能充分衰减 PD 所产生的交 流成分及谐波，VCO 将无法正常工作。为滤除基 准频率中的交流成分与谐波，可使用二阶或更高
阶的环路滤波器，但同时会增加环路极点，相移会
大于 180°，这样环路滤波器的参数便不好确定。 经验证，使用二阶环路滤波器时，PLL 电路的不稳 定性会大大增加，这对 APF 的稳定运行会造成损 害，因此在 APF 中仍采用一阶无源滤波器。
了锁相倍频电路的原理及稳定性、环路滤波器的衰减特性，并建立了环路数学模型。提出一种锁相环电路参数
的优化方法，实验结果表明，运用该方法设计的锁相倍频电路能够准确稳定地倍频出所需要的触发信号，较好
地实现了同步采样、等间隔采样，以及整周期电压的均匀细分，同时降低了设计难度，具有很强工程适用性。
关 键 词 ：有源电力滤波器；锁相倍频；同步采样