计算机组成原理第二章中央处理器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
暂时存放由内存读出或写入的指令或数据字
2. 指令寄存器（IR）
保存当前正在执行的一条指令
3. 程序计数器（PC）
确定下一条指令的地址
4. 地址寄存器（AR）
保存当前CPU所访问的内存单元的地址
5. 累加寄存器（AC）
最常使用的一个通用寄存器
6. 状态条件寄存器（PSW）
保存由算术和逻辑指令的结果建立的各种条件码
4.STO指令的指令周期
4) STO (RS型)指令的操作
STO R2,(R3)；[R2→((R3))] (1)发数据地址(R3)→AR (2)取数R2→DR (3)发数(DR)→M
每个操作实现的控制信号名称 R3out，MARin，R2out，MIDRinE MIDRout，WR=1
5. JMP指令的指令周期
对指令 译码 取指令阶段 执行指令阶段
3.ADD (RR型)指令的操作
ADD R3,R2 ；[(R3)＋(R2)→R3]
(1)取数(R3)→A (2)取数(R2)→ALU (3)加算ADD (4)存数ALU→R3
每个操作实现的控制信号名称 R3out，Ain，R2out，ADD，R3in 操作功能和控制信号←→模型背景
机器周期内 节拍数不等
节拍 (状态) T0 T1 T2 T3 T0 T1 T2
机器周期 机器周期 （取指令） （执行指令） 指令周期
T0
T1
T2
T3
T0
T1
T2
Байду номын сангаас
T3
T
T
延长 机器周期 （取指令） 机器周期 （执行指令）
2)异步控制方式
第N条指令 结束应答 W0 W1 … Wi 第N+2条指令 结束应答
2.2 CPU的结构
当代主流计算机所遵循的仍然是冯.诺依曼的 “存储程序、程序控制”思想。
程序告诉计算机：应该逐步执行什么操作；在什 么地方找到用来操作的数据，结果存到何处等。 中央处理器是控制计算机自动完成取出指令和执 行指令任务的部件。它是计算机的核心部件，通常 简称为CPU（Central Processing Unit）。
第2章 计算机指令与控制器
2.4 时序产生器和控制方式 2.2 CPU的结构 2.2.1 CPU的功能 2.2.2 CPU的基本组成 2.2.3
2.5 微程序控制器
2.6 硬连线控制器 2.7 流水线控制技术
CPU中的主要寄存器
2.3
指令的工作分析 指令工作分析
2.3.1 指令周期的基本概念
2.3.2
控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令，并指出下一 条指令在内存中的位置；—PC (2) 对指令进行译码，并产生相应的操作控制信号， 送往相应的部件，启动规定的动作；—IR、ID (3) 指挥并控制CPU、内存与输入/输出（I/O）设备 之间数据流动的方向。—时序产生器和操作控制器 运算器是数据加工处理部件，所进行的全部操作 由控制器发出的控制信号指挥 (1)执行所有的算术运算； (2)执行所有的逻辑运算，并进行逻辑测试
每个操作实现的控制信号名称 R1out，R0in
2.LAD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
开始 取指令 PC+1
装入通用 寄存器
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
1）LAD指令的执行周期
2) LAD (RS型)指令的操作
时间控制对计算机来说是非常重要的！
2.4.1 时序信号的作用和体制
计算机的协调动作需要时间标志，而且需要采用多 级时序体制。而时间标志则用时序信号来体现。 硬布线控制器中，时序信号往往采用主状态周期-节 拍电位-节拍脉冲三级体制。 •主状态周期（指令周期）：包含若干个节拍周期，可 以用一个触发器的状态持续时间来表示 •节拍电位（机器周期）：表示一个CPU 周期的时间， 包含若干个节拍脉冲 •节拍脉冲（时钟周期）：表示较小的时间单位 微程序控制器中，时序信号则一般采用节拍电位-节 拍脉冲二级体制。
CPU 状态条件寄存器 累加器AC 程序计数器PC c 算术逻辑单元 ALU
取指 控制
执行 控制 时钟
操作控制器 时序产生器 c 指令译码器 c
状态 反馈
c 地址寄存器AR 缓冲寄存器 DR 存储器
指令寄存器IR c
地址总线ABUS
I/O
数据总线DBUS
2.2.3 CPU中的主要寄存器
1. 数据缓冲寄存器（DR）
1）硬布线控制器中三级时序信号：
主状态周期-节拍电位-节拍脉冲
主状态周期
节拍电位1
节拍电位2 节拍脉冲
2）微程序控制器中两级时序信号：
节拍电位-节拍脉冲
控制信号：脉冲 数据准备好后，以电位的方式送触发器
数据：电位
控制信号来到后，用一个脉冲信号把数据装入触发器
2.4.2 时序信号产生器
1.时序信号产生器
1）同步控制方式
CLK T0 T1 T2 T3 T0 T1 T2 T3 T0 T1 T2 T3 机器周期 （取指令） 机器周期 （取有效地址） 指令周期 机器周期 （执行指令）
(1) 采用 定长 的机器周期 以 最长 的 微操作序列 和 最繁 的微操作作为 标准
机器周期内 节拍数相同
(2) 采用不定长的机器周期
LAD R2,(R3)；[((R3))→R2] (1)数据地址(R3)→AR (2)读指令RD=1 (3)取数DB→DR (4)存数(DR)→R2
每个操作实现的控制信号名称 R3out，MARin，RD=1，MIDRinE MIDRout，R2in
3.ADD 指令的指令周期
一个CPU周期 开始 取指令 PC+1 执行加指令 一个CPU周期 取下条指 令PC+1
5
分支目标 预取 TLB 缓冲器 地址
8K字节代码 高速缓存
256
Pentium CPU 内部结构(P167图)
指令指针 64位 数据总线 32位 地址总线 控制 总 线 部 件
预取缓冲器 指令译码器
控制 ROM
分支检验 与目标地址
控制部件 地址生成 (U流水线) 地址生成 (V流水线) 浮点部件 控制 寄存器组 加法 除法
页 面 部 件
整数寄存器组 ALU ALU (U流水线) (V流水线) 桶形移位器
32 32 32 32 32 32
乘法
8K字节数据 TLB 高速缓存
32位地址总线 64位数据总线
6
• 2009年考研计组试题中使用的主机模型
• 教材CPU系统修改—主机模型
存储器(M)
Addr Data MemW MemR
W0 启动 下一条
启动 下一条
W1 …
Wk
第N+1条指令 结束应答 W0 W1 … Wj i、j、k不一定相等
一般采用两条定时控制线：“请求”线和“回答”线
2.5 微程序控制器
它利用软件方法（微程序设计技术）来设计硬件；
微程序控制的基本思想：就是把操作控制信号编 成所谓的“微指令”，存放到一个只读存储器里 （控制存储器CM）。当机器运行时，一条又一条 地读出这些微指令，从而产生全机所需要的各种操 作控制信号，是相应部件执行所规定的操作；
C3 C4 PC←(PC)+1 IR←(MDR) 指令译码
有效控制信号 PCout,MARin MemR,MDRinE, PC+1 MDRout,1Rin 无
三态门
2.3.2
指令工作分析
二、执行指令的操作 教材给出指令如下（P139,140） MOV (RR型指令) LAD (RS型指令) STO (RS型指令) ADD (RR型指令,RS型指令) SUB (RR型指令,RS型指令) JMP
三、指令周期流程图（P140） (1)指令条图（P140） (2)指令集图（P139）
29
2.3.2
指令工作分析
1）通过指令格式分析，得知： 指令的结构、数据的寻址方式 2）通过指令工作分析，得知： 指令工作分阶段 阶段内有若干操作→每个操作由控制信号启动 操作需要按规定时刻起停→起停时刻由时序信号实现 结论： 时序信号管控制信号，控制信号管三态门，三态 门状态变化完成功能操作。
2.4 时序产生器和控制方式
[思考]
用二进制码表示的指令和数据都放在内存里，那 么CPU是怎样识别出它们是数据还是指令呢?
从时间上来说: 取指令事件发生在指令周期的第一 个CPU周期中，即发生在“取指令”阶段，而取数据 事件发生在指令周期的后面几个CPU周期中，即发生 在“执行指令”阶段。 从空间上来说: 如果取出的代码是指令，那么一定 经DR送往指令寄存器IR，如果取出的代码是数据，那 么一定送往运算器。
2.3.1 指令周期的基本概念
指令周期 : CPU从内存取出一条指令并执行完这条 指令的时间总和。 取指时间＋执行指令时间 CPU周期 : 又称机器周期（总线周期），CPU访问内 存所花的时间较长，因此用CPU从内存读取一条指令字 所需的最短时间来定义。 时钟周期 : 通常称为节拍脉冲或T周期。一个CPU周 期包含若干个时钟周期T。 相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
2.3 指令的工作分析
• 指令的执行过程 —读取指令
指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 形 成 下 一 条 指 令 地 址
—分析指令（译码） —按指令规定内容执行指令
不同指令的操作步骤数 和具体操作内容差异很大
—检查有无中断请求
若无，则转入下一条指令的执行过程
• 指令工作的三个步骤——取指，译码，执行
2.4.2 时序信号产生器
2.主要时序信号图
一个指令周期 取指令 CPU周期(机器周期)
时钟周期
执行指令 CPU周期(机器周期)
执行指令 CPU周期(机器周期)
T1 T1 T2 T3 T4
T2
T3
T4
3. 时序信号控制方式（P144） 1)同步控制方式 指令周期中，机器周期统一不变； 机器周期中，时钟周期有不变，有可变 2)异步控制方式 指令周期中，机器周期有多有少； 机器周期中，时钟周期可根据需要插入(设置应答信号) 3)混合控制方式 指令周期中： 若机器周期数固定，时钟周期可变(设置应答信号) 若时钟周期数固定，机器周期可变
指令周期 ·CPU周期 ·时钟周期
注意：每条指令的指令周期不同
取指周期 指令周期 取指周期 执行周期 指令周期
NOP
ADD mem
取指周期
执行周期 … 指令周期
MUL mem
2.3.2
指令工作分析
一、取指令的操作(P132) (1)发指令地址 (PC)→AR (2)读指令 PC+1,M→DB (3)指令进CPU DB→DR (DR)→IR 时钟 功能 (4)指令译码 C1 MAR←(PC) 考研题给出的条件→ C2 MDR←M(MAR)
IORQ MREQ RD WE T1 T2 T3 T4
启动
启停控制逻辑
停机
MERQ’ IORQ’ IORQ°
MREQ°
RD° WE° T1° T2° T3° T4°
RD’ WR’
节拍脉冲和读写时序译码逻辑
环形脉冲发生器
Φ
时钟脉冲源
产生一组有序的间隔相 提供频率稳定且电平匹配 等或不等的脉冲序列 的方波时钟脉冲信号 由石英晶体振荡器组成
2.2.1 CPU的功能
★ 指令控制 保证机器按程序规定的顺序取出执行 ★ 操作控制 CPU产生每条指令所对应的操作信号，并把各种操 作信号送往相应的部件，从而控制这些部件按指令的 要求进行动作
★ 时间控制 对各种操作的实施时间进行定时
★ 数据加工 对数据进行算术运算和逻辑运算处理
2.2.2 CPU的基本组成
地址总线AB 数据总线DB 控制总线CB
MARin MDRoutE
AR
MDRin
DR
A
ALU
MDRinE MDRout
内部总线 R0 R1 R2 R3
Rout Rin ADD
Ain
PC+1
PC
PCin
PCout
PSW
IRin
IR
指令 译码 部件
控制 部件 OC
·制 · ·信 ·
号 8
控
CPU的基本模型
1.Mov 指令的指令周期
一个CPU周期 开始 取指令 PC+1 执行指令 一个CPU周期 取下条指 令PC+1
对指令 译码 取指令阶段 执行指令阶段
1) MOV 指令取指周期
2) MOV 指令执行周期
1) MOV (RR型)指令的操作
MOV R0,R1；[R1→R0] (1)取数(R1)→ALU (2)存数ALU→R0
8086CPU内部结构
AH BH CH DH SP BP SI DI 16位 AL 通用寄存器 BL CL DL
地址加法器
∑ 20位
CS DS SS ES IP 内部暂存器
16位
输入/输出 控制电路 外 部 总 线
ALU
执行部 分控制 电路
12 3 4 5 6 8位 指令队列缓冲器
标志寄存器 执行部件 （EU) 总线接口部件 （BIU)
2. 指令寄存器（IR）
保存当前正在执行的一条指令
3. 程序计数器（PC）
确定下一条指令的地址
4. 地址寄存器（AR）
保存当前CPU所访问的内存单元的地址
5. 累加寄存器（AC）
最常使用的一个通用寄存器
6. 状态条件寄存器（PSW）
保存由算术和逻辑指令的结果建立的各种条件码
4.STO指令的指令周期
4) STO (RS型)指令的操作
STO R2,(R3)；[R2→((R3))] (1)发数据地址(R3)→AR (2)取数R2→DR (3)发数(DR)→M
每个操作实现的控制信号名称 R3out，MARin，R2out，MIDRinE MIDRout，WR=1
5. JMP指令的指令周期
对指令 译码 取指令阶段 执行指令阶段
3.ADD (RR型)指令的操作
ADD R3,R2 ；[(R3)＋(R2)→R3]
(1)取数(R3)→A (2)取数(R2)→ALU (3)加算ADD (4)存数ALU→R3
每个操作实现的控制信号名称 R3out，Ain，R2out，ADD，R3in 操作功能和控制信号←→模型背景
机器周期内 节拍数不等
节拍 (状态) T0 T1 T2 T3 T0 T1 T2
机器周期 机器周期 （取指令） （执行指令） 指令周期
T0
T1
T2
T3
T0
T1
T2
Байду номын сангаас
T3
T
T
延长 机器周期 （取指令） 机器周期 （执行指令）
2)异步控制方式
第N条指令 结束应答 W0 W1 … Wi 第N+2条指令 结束应答
2.2 CPU的结构
当代主流计算机所遵循的仍然是冯.诺依曼的 “存储程序、程序控制”思想。
程序告诉计算机：应该逐步执行什么操作；在什 么地方找到用来操作的数据，结果存到何处等。 中央处理器是控制计算机自动完成取出指令和执 行指令任务的部件。它是计算机的核心部件，通常 简称为CPU（Central Processing Unit）。
第2章 计算机指令与控制器
2.4 时序产生器和控制方式 2.2 CPU的结构 2.2.1 CPU的功能 2.2.2 CPU的基本组成 2.2.3
2.5 微程序控制器
2.6 硬连线控制器 2.7 流水线控制技术
CPU中的主要寄存器
2.3
指令的工作分析 指令工作分析
2.3.1 指令周期的基本概念
2.3.2
控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令，并指出下一 条指令在内存中的位置；—PC (2) 对指令进行译码，并产生相应的操作控制信号， 送往相应的部件，启动规定的动作；—IR、ID (3) 指挥并控制CPU、内存与输入/输出（I/O）设备 之间数据流动的方向。—时序产生器和操作控制器 运算器是数据加工处理部件，所进行的全部操作 由控制器发出的控制信号指挥 (1)执行所有的算术运算； (2)执行所有的逻辑运算，并进行逻辑测试
每个操作实现的控制信号名称 R1out，R0in
2.LAD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
开始 取指令 PC+1
装入通用 寄存器
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
1）LAD指令的执行周期
2) LAD (RS型)指令的操作
时间控制对计算机来说是非常重要的！
2.4.1 时序信号的作用和体制
计算机的协调动作需要时间标志，而且需要采用多 级时序体制。而时间标志则用时序信号来体现。 硬布线控制器中，时序信号往往采用主状态周期-节 拍电位-节拍脉冲三级体制。 •主状态周期（指令周期）：包含若干个节拍周期，可 以用一个触发器的状态持续时间来表示 •节拍电位（机器周期）：表示一个CPU 周期的时间， 包含若干个节拍脉冲 •节拍脉冲（时钟周期）：表示较小的时间单位 微程序控制器中，时序信号则一般采用节拍电位-节 拍脉冲二级体制。
CPU 状态条件寄存器 累加器AC 程序计数器PC c 算术逻辑单元 ALU
取指 控制
执行 控制 时钟
操作控制器 时序产生器 c 指令译码器 c
状态 反馈
c 地址寄存器AR 缓冲寄存器 DR 存储器
指令寄存器IR c
地址总线ABUS
I/O
数据总线DBUS
2.2.3 CPU中的主要寄存器
1. 数据缓冲寄存器（DR）
1）硬布线控制器中三级时序信号：
主状态周期-节拍电位-节拍脉冲
主状态周期
节拍电位1
节拍电位2 节拍脉冲
2）微程序控制器中两级时序信号：
节拍电位-节拍脉冲
控制信号：脉冲 数据准备好后，以电位的方式送触发器
数据：电位
控制信号来到后，用一个脉冲信号把数据装入触发器
2.4.2 时序信号产生器
1.时序信号产生器
1）同步控制方式
CLK T0 T1 T2 T3 T0 T1 T2 T3 T0 T1 T2 T3 机器周期 （取指令） 机器周期 （取有效地址） 指令周期 机器周期 （执行指令）
(1) 采用 定长 的机器周期 以 最长 的 微操作序列 和 最繁 的微操作作为 标准
机器周期内 节拍数相同
(2) 采用不定长的机器周期
LAD R2,(R3)；[((R3))→R2] (1)数据地址(R3)→AR (2)读指令RD=1 (3)取数DB→DR (4)存数(DR)→R2
每个操作实现的控制信号名称 R3out，MARin，RD=1，MIDRinE MIDRout，R2in
3.ADD 指令的指令周期
一个CPU周期 开始 取指令 PC+1 执行加指令 一个CPU周期 取下条指 令PC+1
5
分支目标 预取 TLB 缓冲器 地址
8K字节代码 高速缓存
256
Pentium CPU 内部结构(P167图)
指令指针 64位 数据总线 32位 地址总线 控制 总 线 部 件
预取缓冲器 指令译码器
控制 ROM
分支检验 与目标地址
控制部件 地址生成 (U流水线) 地址生成 (V流水线) 浮点部件 控制 寄存器组 加法 除法
页 面 部 件
整数寄存器组 ALU ALU (U流水线) (V流水线) 桶形移位器
32 32 32 32 32 32
乘法
8K字节数据 TLB 高速缓存
32位地址总线 64位数据总线
6
• 2009年考研计组试题中使用的主机模型
• 教材CPU系统修改—主机模型
存储器(M)
Addr Data MemW MemR
W0 启动 下一条
启动 下一条
W1 …
Wk
第N+1条指令 结束应答 W0 W1 … Wj i、j、k不一定相等
一般采用两条定时控制线：“请求”线和“回答”线
2.5 微程序控制器
它利用软件方法（微程序设计技术）来设计硬件；
微程序控制的基本思想：就是把操作控制信号编 成所谓的“微指令”，存放到一个只读存储器里 （控制存储器CM）。当机器运行时，一条又一条 地读出这些微指令，从而产生全机所需要的各种操 作控制信号，是相应部件执行所规定的操作；
C3 C4 PC←(PC)+1 IR←(MDR) 指令译码
有效控制信号 PCout,MARin MemR,MDRinE, PC+1 MDRout,1Rin 无
三态门
2.3.2
指令工作分析
二、执行指令的操作 教材给出指令如下（P139,140） MOV (RR型指令) LAD (RS型指令) STO (RS型指令) ADD (RR型指令,RS型指令) SUB (RR型指令,RS型指令) JMP
三、指令周期流程图（P140） (1)指令条图（P140） (2)指令集图（P139）
29
2.3.2
指令工作分析
1）通过指令格式分析，得知： 指令的结构、数据的寻址方式 2）通过指令工作分析，得知： 指令工作分阶段 阶段内有若干操作→每个操作由控制信号启动 操作需要按规定时刻起停→起停时刻由时序信号实现 结论： 时序信号管控制信号，控制信号管三态门，三态 门状态变化完成功能操作。
2.4 时序产生器和控制方式
[思考]
用二进制码表示的指令和数据都放在内存里，那 么CPU是怎样识别出它们是数据还是指令呢?
从时间上来说: 取指令事件发生在指令周期的第一 个CPU周期中，即发生在“取指令”阶段，而取数据 事件发生在指令周期的后面几个CPU周期中，即发生 在“执行指令”阶段。 从空间上来说: 如果取出的代码是指令，那么一定 经DR送往指令寄存器IR，如果取出的代码是数据，那 么一定送往运算器。
2.3.1 指令周期的基本概念
指令周期 : CPU从内存取出一条指令并执行完这条 指令的时间总和。 取指时间＋执行指令时间 CPU周期 : 又称机器周期（总线周期），CPU访问内 存所花的时间较长，因此用CPU从内存读取一条指令字 所需的最短时间来定义。 时钟周期 : 通常称为节拍脉冲或T周期。一个CPU周 期包含若干个时钟周期T。 相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
2.3 指令的工作分析
• 指令的执行过程 —读取指令
指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 形 成 下 一 条 指 令 地 址
—分析指令（译码） —按指令规定内容执行指令
不同指令的操作步骤数 和具体操作内容差异很大
—检查有无中断请求
若无，则转入下一条指令的执行过程
• 指令工作的三个步骤——取指，译码，执行
2.4.2 时序信号产生器
2.主要时序信号图
一个指令周期 取指令 CPU周期(机器周期)
时钟周期
执行指令 CPU周期(机器周期)
执行指令 CPU周期(机器周期)
T1 T1 T2 T3 T4
T2
T3
T4
3. 时序信号控制方式（P144） 1)同步控制方式 指令周期中，机器周期统一不变； 机器周期中，时钟周期有不变，有可变 2)异步控制方式 指令周期中，机器周期有多有少； 机器周期中，时钟周期可根据需要插入(设置应答信号) 3)混合控制方式 指令周期中： 若机器周期数固定，时钟周期可变(设置应答信号) 若时钟周期数固定，机器周期可变
指令周期 ·CPU周期 ·时钟周期
注意：每条指令的指令周期不同
取指周期 指令周期 取指周期 执行周期 指令周期
NOP
ADD mem
取指周期
执行周期 … 指令周期
MUL mem
2.3.2
指令工作分析
一、取指令的操作(P132) (1)发指令地址 (PC)→AR (2)读指令 PC+1,M→DB (3)指令进CPU DB→DR (DR)→IR 时钟 功能 (4)指令译码 C1 MAR←(PC) 考研题给出的条件→ C2 MDR←M(MAR)
IORQ MREQ RD WE T1 T2 T3 T4
启动
启停控制逻辑
停机
MERQ’ IORQ’ IORQ°
MREQ°
RD° WE° T1° T2° T3° T4°
RD’ WR’
节拍脉冲和读写时序译码逻辑
环形脉冲发生器
Φ
时钟脉冲源
产生一组有序的间隔相 提供频率稳定且电平匹配 等或不等的脉冲序列 的方波时钟脉冲信号 由石英晶体振荡器组成
2.2.1 CPU的功能
★ 指令控制 保证机器按程序规定的顺序取出执行 ★ 操作控制 CPU产生每条指令所对应的操作信号，并把各种操 作信号送往相应的部件，从而控制这些部件按指令的 要求进行动作
★ 时间控制 对各种操作的实施时间进行定时
★ 数据加工 对数据进行算术运算和逻辑运算处理
2.2.2 CPU的基本组成
地址总线AB 数据总线DB 控制总线CB
MARin MDRoutE
AR
MDRin
DR
A
ALU
MDRinE MDRout
内部总线 R0 R1 R2 R3
Rout Rin ADD
Ain
PC+1
PC
PCin
PCout
PSW
IRin
IR
指令 译码 部件
控制 部件 OC
·制 · ·信 ·
号 8
控
CPU的基本模型
1.Mov 指令的指令周期
一个CPU周期 开始 取指令 PC+1 执行指令 一个CPU周期 取下条指 令PC+1
对指令 译码 取指令阶段 执行指令阶段
1) MOV 指令取指周期
2) MOV 指令执行周期
1) MOV (RR型)指令的操作
MOV R0,R1；[R1→R0] (1)取数(R1)→ALU (2)存数ALU→R0
8086CPU内部结构
AH BH CH DH SP BP SI DI 16位 AL 通用寄存器 BL CL DL
地址加法器
∑ 20位
CS DS SS ES IP 内部暂存器
16位
输入/输出 控制电路 外 部 总 线
ALU
执行部 分控制 电路
12 3 4 5 6 8位 指令队列缓冲器
标志寄存器 执行部件 （EU) 总线接口部件 （BIU)