第六章IO接口与总线
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
存储器映像方式 I/O独立编址方式
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统
一编址？
I/O 空 间
内
存
I/O
空
空
间
间
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编 址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。
优点： 不必设置专用的IO指令，简化了指令系统；对I/O口 的访问更灵活方便。 IO地址空间可大可小，可以根据外设数目调整。
第六章 I/O接口 和 总线
6.1 I/O接口概述
一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
回顾：
CPU
控 制 器
运算器 寄存器
DB AB
CB
存储器 00000H
~ FFFFFH
I/O接口 0000H
~ FFFFH
I/O外设
无条件程序控制方式（一）
也称同步传送方式。是最简单的I/O控制方式， CPU可以随时根据需要，无条件地读写I/O端口
外设要求：简单，数据变化缓慢。外设被认为始 终处于就绪状态。始终准备好数据或者始终准备 好接收数据。
接口特点
CPU的DB→I/O接口(输出锁存器)→外设（CPU驱动LED） CPU的DB←I/O接口(输入缓冲器)←外设（CPU读按键信
接口特点：避免了对端口的“盲读”、“盲写” ，数据传送的可靠性高，并且硬件接口相对简单。 缺点是CPU工作效率低，I/O响应速度慢；
外设要求：状态口和数据口
在有多个外设的系统中，CPU的查询顺序由外设 的优先级确定
接口：CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。
6.1 输入/输出接口概述
一、IO接口的功能：
接口：解决微处理器与外设之间的不匹配问题 速度不匹配 信号电平不匹配 数据格式不匹配 时序不匹配
接口是CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。
息）
无条件程序控制方式（二）
DB
AB M/IO RD WR
端口 译码
器
数据输入 缓冲器端 /G 口
数据输出
锁存器端
G
口
输入数据 输出数据
无条件程序控制方式（三）
根据按键转向相应的wk.baidu.com务程序。
START: MOV DX，INPORT
IN AL，DX；读入按键状态
TEST AL，01H；判断最低位按键
外设的速度与CPU相比要慢好几个数量级，且不同外 设之间的速度也相差很大，为了保证数据传输的可靠 性，CPU一定要等外设准备就绪之后才能执行输入/ 输出操作，而外设就绪的时刻对CPU而言是随机的， 因此需要同步。
三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
三 1、IO端口
CPU与外设通信时传送的信息由：数据信息、状态信息及控制信息
DB
主 AB
机 CB
接口电 路
数据信息
外 状态信息
设 控制信息
不同的信息进入不同的寄存器，通常将这些寄存器和他们的控制 逻辑统称为IO端口。CPU可对端口的信息直接读写。对应三种 端口：数据端口、状态端口、命令端口（控制端口）。三种信息 分别进入三种端口的寄存器，完成不同的功能。但是传输的通道 都是一样的，都是通过数据总线。
2、74LS245
TTL8位双向缓冲器
控制端连接在一起 ， 低电平有效。
可以双向导通，输 出与输入同相。
E • DTR 1 A B
DTR
E • DTR 1 A B
E 1
不导通
3、74LS373 具有三态输出的TTL电平锁存器
G
G电平锁存引脚
OE 输出允许引脚
如果希望先输入数据锁存，然 后在适当时刻输出，该如何？
JNZ K1；最低位按键没闭合，转
…………………；处理K0的程序
JMP EXIT
K1：TEST AL，02H；
JNZ K2；次低位按键没闭合，转
…………..处理K1的程序
JMP
EXIT
………………….
程序查询输入方式(条件传送方式 )
一种CPU主动、外设被动的I/O操作方式，很好 地解决了CPU与外设之间的同步问题
缺点：I/O端口占用了主存地址，相对减少了主存的可 用范围。
（2）I/O独立编址（一）
指主存地址空间和I/O端口地址空间相互独立，分 别编址。CPU通过指令来区分是访问I/O口还是存 储单元
优点：
主存和I/O端口的地址可用范围都比较大； 操作存储器指令和操作端口指令明显分开，清晰易读。
缺点：
接口与端口：CPU要与多个外设打交道，一个外设又需和CPU 交换多种信息，所以一个接口通常包含多个端口。同一时刻 CPU只能和一个端口交换信息。
二、简单的输入输出接口芯片
1、缓冲器：74LS244
TTL 8位单向缓冲器 作用：缓冲+提高总线驱动能力 简述：分成4位的两组，当成8位 数据使用时，两个控制端连接在一 起。控制端低电平有效 常用连接：A端接外设，Y端接 CPU的数据总线。两个G端并接， 由CPU片选。
专用I/O指令的功能一般比较弱； CPU要提供区分存储器访问和IO访问的控制信号。
2、I/O独立编址（二）
80X86系列微处理器采用独立的I/O编址方式 CPU使用地址总线中的A0～A15来寻址I/O口，
故最大I/O空间是64K个字节端口（或32K个字 端口）
四 CPU与外设间的数据传送方式
不同的寄存器有不同的端口地址，即用地址访问 端口由一个或多个寄存器组成 接口由若干个端口加上相应的控制逻辑组成
2 I/O端口的寻址方式
CPU对外设访问实质上是对IO接口中的端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为I/O端口地址，通过译 码电路访问。
I/O端口有两种编址方式：
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
寻址操作
读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统
一编址？
I/O 空 间
内
存
I/O
空
空
间
间
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编 址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。
优点： 不必设置专用的IO指令，简化了指令系统；对I/O口 的访问更灵活方便。 IO地址空间可大可小，可以根据外设数目调整。
第六章 I/O接口 和 总线
6.1 I/O接口概述
一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
回顾：
CPU
控 制 器
运算器 寄存器
DB AB
CB
存储器 00000H
~ FFFFFH
I/O接口 0000H
~ FFFFH
I/O外设
无条件程序控制方式（一）
也称同步传送方式。是最简单的I/O控制方式， CPU可以随时根据需要，无条件地读写I/O端口
外设要求：简单，数据变化缓慢。外设被认为始 终处于就绪状态。始终准备好数据或者始终准备 好接收数据。
接口特点
CPU的DB→I/O接口(输出锁存器)→外设（CPU驱动LED） CPU的DB←I/O接口(输入缓冲器)←外设（CPU读按键信
接口特点：避免了对端口的“盲读”、“盲写” ，数据传送的可靠性高，并且硬件接口相对简单。 缺点是CPU工作效率低，I/O响应速度慢；
外设要求：状态口和数据口
在有多个外设的系统中，CPU的查询顺序由外设 的优先级确定
接口：CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。
6.1 输入/输出接口概述
一、IO接口的功能：
接口：解决微处理器与外设之间的不匹配问题 速度不匹配 信号电平不匹配 数据格式不匹配 时序不匹配
接口是CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。
息）
无条件程序控制方式（二）
DB
AB M/IO RD WR
端口 译码
器
数据输入 缓冲器端 /G 口
数据输出
锁存器端
G
口
输入数据 输出数据
无条件程序控制方式（三）
根据按键转向相应的wk.baidu.com务程序。
START: MOV DX，INPORT
IN AL，DX；读入按键状态
TEST AL，01H；判断最低位按键
外设的速度与CPU相比要慢好几个数量级，且不同外 设之间的速度也相差很大，为了保证数据传输的可靠 性，CPU一定要等外设准备就绪之后才能执行输入/ 输出操作，而外设就绪的时刻对CPU而言是随机的， 因此需要同步。
三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
三 1、IO端口
CPU与外设通信时传送的信息由：数据信息、状态信息及控制信息
DB
主 AB
机 CB
接口电 路
数据信息
外 状态信息
设 控制信息
不同的信息进入不同的寄存器，通常将这些寄存器和他们的控制 逻辑统称为IO端口。CPU可对端口的信息直接读写。对应三种 端口：数据端口、状态端口、命令端口（控制端口）。三种信息 分别进入三种端口的寄存器，完成不同的功能。但是传输的通道 都是一样的，都是通过数据总线。
2、74LS245
TTL8位双向缓冲器
控制端连接在一起 ， 低电平有效。
可以双向导通，输 出与输入同相。
E • DTR 1 A B
DTR
E • DTR 1 A B
E 1
不导通
3、74LS373 具有三态输出的TTL电平锁存器
G
G电平锁存引脚
OE 输出允许引脚
如果希望先输入数据锁存，然 后在适当时刻输出，该如何？
JNZ K1；最低位按键没闭合，转
…………………；处理K0的程序
JMP EXIT
K1：TEST AL，02H；
JNZ K2；次低位按键没闭合，转
…………..处理K1的程序
JMP
EXIT
………………….
程序查询输入方式(条件传送方式 )
一种CPU主动、外设被动的I/O操作方式，很好 地解决了CPU与外设之间的同步问题
缺点：I/O端口占用了主存地址，相对减少了主存的可 用范围。
（2）I/O独立编址（一）
指主存地址空间和I/O端口地址空间相互独立，分 别编址。CPU通过指令来区分是访问I/O口还是存 储单元
优点：
主存和I/O端口的地址可用范围都比较大； 操作存储器指令和操作端口指令明显分开，清晰易读。
缺点：
接口与端口：CPU要与多个外设打交道，一个外设又需和CPU 交换多种信息，所以一个接口通常包含多个端口。同一时刻 CPU只能和一个端口交换信息。
二、简单的输入输出接口芯片
1、缓冲器：74LS244
TTL 8位单向缓冲器 作用：缓冲+提高总线驱动能力 简述：分成4位的两组，当成8位 数据使用时，两个控制端连接在一 起。控制端低电平有效 常用连接：A端接外设，Y端接 CPU的数据总线。两个G端并接， 由CPU片选。
专用I/O指令的功能一般比较弱； CPU要提供区分存储器访问和IO访问的控制信号。
2、I/O独立编址（二）
80X86系列微处理器采用独立的I/O编址方式 CPU使用地址总线中的A0～A15来寻址I/O口，
故最大I/O空间是64K个字节端口（或32K个字 端口）
四 CPU与外设间的数据传送方式
不同的寄存器有不同的端口地址，即用地址访问 端口由一个或多个寄存器组成 接口由若干个端口加上相应的控制逻辑组成
2 I/O端口的寻址方式
CPU对外设访问实质上是对IO接口中的端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为I/O端口地址，通过译 码电路访问。
I/O端口有两种编址方式：
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
寻址操作
读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口