VVV 一种适用于高速窄脉冲的峰值保持电路

　第27卷　第2期核电子学与探测技术

Vol.27　No.2 2007年　3月

Nuclear Elect ronics &Detection Technology

March 2007

一种适用于高速窄脉冲的峰值保持电路

彭　宇1,2,苏　弘1,董成富1,李　勇1,2,李素琴1,2,

李小刚1,马晓莉1,千奕1,2

(1.中国科学院近代物理研究所,兰州730000;2.中国科学院研究生院,北京100049)

摘要:介绍一种适用于高速窄脉冲的峰值保持电路,该电路输入信号的幅度≥50mV 、前沿≤3ns 、脉宽≤15ns 、频率≥20M Hz 、增益为3,峰展宽时间可调(0.4～5

μs )。该电路结构简单,可靠性好。关键词:速;窄脉冲;峰展宽;电路

中图分类号:　TN78 文献标识码:　A 文章编号:　025820934(2007)022*******

收稿日期:2005212221

作者简介:彭宇(1980—),男,贵州人,博士

该电路主要功能是对前端放大器的输出信

号进行峰展宽或称峰值保持,以便后续电路采样,进而进行数据处理。该电路是一种通用型峰展宽电路,它也适用于其他信号特别是高速窄脉冲信号的峰展宽,从而为高速窄脉冲信号的峰值测量提供了一种方法与手段。该电路可以接受脉宽≤15ns ,前沿≤3ns ,频率≥20M Hz ,幅度≥50mV 的输入信号。与一般的的峰值保持电路相比,该电路具有较高的灵敏度,频带宽,反应速度快,小信号响应好的特点。

1　电路基本结构[1]

电路在结构上包括模拟部分和数字部分,

模拟部分完成对信号的积分保持,而数字部分完成对输入信号获取和积分信号泻放的逻辑控制。其原理框图如图1所示。输入信号分成两路,一路通过模拟开关进入积分电路,一路经过高速比较器和逻辑电路产生控制逻辑,来控制模拟开关以便完成对输入信号的获取和积分信号的泻放,最后,通过一级放大器输出驱动后续获取电路。

2　电路原理分析

2.1　

一般峰值保持电路存在的问题

图1　电路结构框图

图2为一般的峰值保持电路。

一般峰值保持电路中运放充当跟随器,利

用二极管单向导电性对输入信号进行峰值保持。电容C 为保持器件,初始状态电容电压U C 等于零。M 为模拟开关,复位脉冲通过控制模拟开关对电容上的电压进行放电。理想情况下,当输入信号U i 上升时,通过放大器A1和二极管D 对电容C 充电,直至电容C 上的电压U Cmax.等于输入电压U imax.;只要输入电压U i

2.2　实际的高速窄脉冲的峰值保持电路[3]

的峰保持电路其输入为小幅度、窄脉冲信

号,一般的峰保持电路很难满足要求。根据实

4

52

图2　一般的峰值保持电路原理图

际工作的要求,我们设计了一种新的高速窄脉

冲的峰值保持电路。峰保持电路原理框图如图3所示。A 1、A 3为放大器隔离级;A 2、D 1、D 2、C 1、R 3构成了积分电路实现峰值保持。在本电路中,我们利用运放A 2和普通二极管D 1组成负反馈电路来获得理想二极管,克服了死区电压,提高了电路的灵敏度。如图3所示,运放A 2作为同相放大器工作,V A 与V i 同相,且—V A —>—V i —。当V i >0时,V A 为正值使D 1导通;根据深度负反馈条件下运放输入端虚短概念,得到V C ≈V i ,保证了峰值信号与输入信号之间的线性关系,同时也提高了电路处理小信号的灵敏度。考虑到当输入信号下降时V A 下降,使得V A

整个峰保持电路能够继续稳定工作

。

图3　高速窄脉冲的峰值保持电路原理框图

2.3　逻辑控制电路及其原理介绍

对于我们处理的高速窄脉冲小信号,其频率小于10M Hz ,周期在100～160ns 之间,而峰

展宽的时间需要2～3

μs ,这样信号的周期和展宽时间就产生了一定的矛盾。如果对输入信号不进行控制,在2～3

μs 的时间内将会有很多信号在电容C1上堆积,电路将不能对信号的峰值进行保持。为了处理输入信号周期短和峰值展宽时间长的矛盾,我们设计了这部分逻辑控制电路,这部分电路主要实现对输入信号的获取和对积分信号泻放的控制。控制逻辑的基本思路是:电路在接受到第一个信号之后,随即断开开关J 1,进入峰值保持阶段;在峰值保持阶段结束后再接通开关J 1,接受新的输入信号。图3所示的控制逻辑部分(control logic )的原理图如图4所示

。

图4　控制逻辑部分原理图

逻辑部分的输入端是一个高速比较器

(U1),它的触发信号来自于输入的高速窄脉冲信号,为了避免噪声误触发,我们在U1的参考端设置了一定的阈值电压(可调)。比较器的输出直接驱动逻辑电路,时序图见图5。OU T3为74L S221(不可重触发双单稳态电路)的第一

5

52

个单稳态电路输出,其脉宽为电路的峰保持时间,它的触发信号来自于通过U2B (D 触发器)、D1、R1、C1产生的窄脉冲信号。OU T2为74L S221的第二个单稳态电路输出,其脉宽为

展宽信号的泻放时间。OU T2输出分成两路:一路驱动控制积分信号泻放的模拟开关J 2(常开开关);一路通过74L S123(可重触发双单稳态电路)、7402(或非门)产生一个窄脉冲,作为U2A 、U3A (D 触发器)的clear 信号。OU T1由U2A 产生,控制模拟开关J 1(常闭开关),完成对输入信号的控制,这样就保证了电路在处理一个信号时,不受后续信号的影响。OU T 为整个电路的输出

。

图5　主要工作点时序图

为了防止逻辑电路在输入信号频率过高或其它原因造成误动作,(即逻辑电路不能复位),我们加入了复位电路。复位电路主要由U6(74L S123)构成,我们将它的第一个单稳脉宽设置为10us ,宽度大于几倍的峰保持时间。如图4,在逻辑电路正常工作时,U6输入到U5(或非门)的信号为低电平,此时不影响电路正常工作。当逻辑电路工作不正常时,则U6会产生一个窄脉冲,作为U3A 和U2A 的clear 信号,使逻辑电路清零,保证整个电路正常工作。

3　电路参数和元件的选取

该电路的输入信号幅度≥50mV ,前沿≤

3ns ,脉宽≤15ns ,频率≥20M Hz ,增益为3,峰

展宽时间的调节范围为0.4～5

μs 。电路中几个单稳态电路成形的脉宽可以通过各自的R 、

C 进行调节。积分电路中的运放为高速宽带运算放大器,其压摆率(Slew Rate )≥1100V/μs 、正负端等效输入阻抗为1M Ω,增益带宽≥300M Hz 。积分电容选取小电容,二极管选取高速肖特基二极管

。

图6　测试波形图

4　结束语

目前该电路在实验室已经调试成功,图6

是在实验室模拟现场信号的测试波形图,Ch1为输入信号,Ch2为峰保持信号。在实验室我们对20M Hz 以下不同频率的快前沿小信号进行了反复测试,电路工作稳定,性能良好。下一步工作将进行现场测试。

参考文献:

[1]童诗白.模拟电子技术基础[M ].北京:高等教育出

版社(第二版)

[2]陈勇,等.新型高性能脉冲峰值保持电路[J ].核电

子学与探测技术,1997,17(4):241.

A peak holding circuit for fast narrow pulse

PEN G Yu 1,2,SU Hong 1,DON G Cheng 2f u 1,L I Y ong 1,2,L I Su 2qin 1,2,

L I Xiao 2gang 1,MA Xiao 2li 1,Q IAN Yi 1,2

(1.Institute of Modern Physics ,CAS ,Lanzhou 730000,China ;

2.Graduate School of the Chinese Academy of Sciences ,Bejing 100049,China )

Abstract A peak holding circuit developed by us for fast narrow pulse is introduced briefly in this paper.Amplit ude of input signal is ≥50mV ,rise time ≤3ns ,pulse widt h ≤15ns ,frequency ≥20M Hz ,gain =3,

t he time of peak holding can be adjusted in t he range of 400ns to 5

μs.The struct ure of t he circuit is sim 2ple and t he reliability is good.

K ey w ords :fast ;narrow pulse ;peak stretching ;circuit

6

52