微处理器结构及基本原理
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 当NMI引脚上有一个上升沿有效的触发信号时，表明 CPU内部或I/O设备提出了非屏蔽的中断请求，CPU会在 结束当前所执行的指令后，立即响应中断请求。
• （9）RESET（reset）：复位信号，输入，高电平有效。
• RESET信号有效时，CPU立即结束现行操作，处于复位 状态，初始化所有的内部寄存器。复位后各内部寄存器 的状态，见表2.2。当RESET信号由高电平变为低电平时， CPU从FFFF0H地址开始重新启动执行程序。
• 数据暂存寄存器是一个16位的寄存器，它的主要功能是 暂时保存数据，并向ALU提供参与运算的操作数。
• （3）EU控制电路
• EU控制电路接收从BIU指令队列中取出的指令代码，经 过分析、译码后形成各种实时控制信号，对各个部件进 行实时操作。
2.2 Intel 8086微处理器引脚信号及功能
• 8086 CPU是40引脚双列直插式芯片，微处理器通过这些 引脚可以和存储器、I/O接口、外部控制管理部件，以及 其他微处理器相互交换信息。
• 利用BIU的地址加法器计算并形成CPU所要访问的存储单 元地址（20位）或I/O端口地址（16位）。
• （2）指令队列缓冲器
• 指令队列缓冲器是6个字节的“先进先出”的RAM存储器， 用来按顺序存放CPU要执行的指令代码，并送入执行部 件EU中去执行。
• EU总是从指令队列的输出端取指令，每当指令队列中存 满一条指令后，EU就立即开始执行。
• （7）/TEST（test）：等待测试控制信号，输入，低电 平有效。
• /TEST信号用来支持构成多处理器系统，实现8086 CPU 与协处理器之间同步协调的功能，只有当CPU执行WAIT 指令时才使用。
• （8）NMI（non-maskable interrupt）：非屏蔽中断请 求信号，输入，高电平有效。
• （4）/RD（read）：读信号，输出，三态，低电平有效。
• /RD信号低电平有效时，表示CPU正在进行读存储器或读 I/O端口的操作。
• （5）READY（ready）：准备就绪信号，输入，高电平 有效。
• READY信号用来实现CPU与存储器或I/O端口之间的时 序匹配。
• 当READY信号高电平有效时，表示CPU要访问的存储器 或I/O端口已经作好了输入/输出数据的准备工作，CPU可 以进行读/写操作。
• 1．两种工作方式功能相同的引脚
• （1）AD15 ～AD0（address data bus）：地址/数据总 线，双向，三态。
• （2）A19/S6～A16/S3（address/status）：地址/状态 信号，输出，三态。
• S6表示CPU与总线连接的情况，S5指示当前中断允许标 志IF的状态。
• 当指令队列中前两个指令字节被EU取走后，BIU就自动 执行总线操作，读出指令并填入指令队列中。
• 当程序发生跳转时，BIU则立即清除原来指令队列中的内 容并重新开始读取指令代码。
• （3）总线控制电路 • 总线控制电路主要负责产生总线控制信号。
• 2．执行部件EU
• 从BIU的指令队列中取出指令、分析指令并执行指令，而 执行指令过程中所需要的数据和执行的结果，也都由EU 向BIU发出请求，再由BIU对存储器或外设进行存取操作 来完成。
• EU部件主要由算术逻辑单元、标志寄存器、通用寄存器、 指针寄存器、暂存寄存器、指令译码器和控制电路组成。
• （1）算术逻辑单元ALU
• ALU是一个16位的算术逻辑运算部件，用来对操作数进 行算术运算和逻辑运算，也可以按指令的寻址方式计算 出CPU要访问的内存单元的16位偏移地址。
• （2）数据暂存寄存器
• 当READY信号为低电平时，则表示存储器或I/O端口还未 准备就绪，CPU需要插入若干个“TW状态”进行等待。
• （6）INTR（interrupt request）：可屏蔽中断请求信号， 输入，高电平有效。
• 8086 CPU在每条指令执行到最后一个时钟周期时，都要 检测INTR引脚信号。
• INTR为高电平时，表明有I/O设备向CPU申请中断，若IF ＝1，CPU则会响应中断，停止当前的操作，为申请中断 的I/O设备服务。
和总线接口部件BIU（bus interface unit）两部分组成。
• Intel 8086 微处理器的内部结构如图所示。
• 1．总线接口部件BIU
• 总线接口部件BIU负责8086 CPU与存储器和外设之间的 信息传送。
• BIU负责从内存的指定区域取出指令，送至指令队列排队。 在执行指令时所需要的操作数，也由BIU从内存的指定区 域取出，传送给执行部件EU去执行。
第2章 微处理器结构及基本原理
• 本章学习目标 • 掌握微处理器的结构 • 掌握微处理器的工作原理
2.1 Intel 8086 微处理器内部结构
• 8086微处理器的主要特点： • 16位微处理器； • 数据总线16位； • 地址总线20位，可寻址1MB存储空间； • 时钟频率为5～10MHz。 • 8086 CPU的内部结构由执行单元EU（execution unit）
• 最小模式，就是在系统中只有一个8086微处理器，所有 的总线控制信号都直接由8086 CPU产生，因此，系统中 的总线控制电路被减到最少。
• 最大模式系统中，总是包含两个或多个微处理器，其中 一个主处理器就是8086，其他的处理器称为协处理器， 它们是协助主处理器工作的。
• 当CPU处于不同工作模式时，其部分引脚的功能是不同 的。
• S4, S3的代码组合用来指明当前正在使用的段寄存器。
• （3）/BHE /S7（bus high enable/status）：允许总线 高8位数据传送/状态信号，输出，三态。
• /BHE为总线高8位数据允许信号，当/BHE低电平有效时， 表明在高8位数据总线D15 ～D8上传送1个字节的数据。 S7为设备的状态信号。
• BIU包含一个地址加法器、一组16位的段寄存器、一个 16位的指令指针IP、一个6字节的指令队列缓冲器及总线 控制电路。
Βιβλιοθήκη Baidu
• （1）地址加法器和段寄存器
• 8086采用了分段结构，将1MB的内存空间划分为若干个 逻辑段，在每个逻辑段中使用16位段基址和16位偏移地 址进行寻址，段寄存器用来存放各段的段基址。
• （9）RESET（reset）：复位信号，输入，高电平有效。
• RESET信号有效时，CPU立即结束现行操作，处于复位 状态，初始化所有的内部寄存器。复位后各内部寄存器 的状态，见表2.2。当RESET信号由高电平变为低电平时， CPU从FFFF0H地址开始重新启动执行程序。
• 数据暂存寄存器是一个16位的寄存器，它的主要功能是 暂时保存数据，并向ALU提供参与运算的操作数。
• （3）EU控制电路
• EU控制电路接收从BIU指令队列中取出的指令代码，经 过分析、译码后形成各种实时控制信号，对各个部件进 行实时操作。
2.2 Intel 8086微处理器引脚信号及功能
• 8086 CPU是40引脚双列直插式芯片，微处理器通过这些 引脚可以和存储器、I/O接口、外部控制管理部件，以及 其他微处理器相互交换信息。
• 利用BIU的地址加法器计算并形成CPU所要访问的存储单 元地址（20位）或I/O端口地址（16位）。
• （2）指令队列缓冲器
• 指令队列缓冲器是6个字节的“先进先出”的RAM存储器， 用来按顺序存放CPU要执行的指令代码，并送入执行部 件EU中去执行。
• EU总是从指令队列的输出端取指令，每当指令队列中存 满一条指令后，EU就立即开始执行。
• （7）/TEST（test）：等待测试控制信号，输入，低电 平有效。
• /TEST信号用来支持构成多处理器系统，实现8086 CPU 与协处理器之间同步协调的功能，只有当CPU执行WAIT 指令时才使用。
• （8）NMI（non-maskable interrupt）：非屏蔽中断请 求信号，输入，高电平有效。
• （4）/RD（read）：读信号，输出，三态，低电平有效。
• /RD信号低电平有效时，表示CPU正在进行读存储器或读 I/O端口的操作。
• （5）READY（ready）：准备就绪信号，输入，高电平 有效。
• READY信号用来实现CPU与存储器或I/O端口之间的时 序匹配。
• 当READY信号高电平有效时，表示CPU要访问的存储器 或I/O端口已经作好了输入/输出数据的准备工作，CPU可 以进行读/写操作。
• 1．两种工作方式功能相同的引脚
• （1）AD15 ～AD0（address data bus）：地址/数据总 线，双向，三态。
• （2）A19/S6～A16/S3（address/status）：地址/状态 信号，输出，三态。
• S6表示CPU与总线连接的情况，S5指示当前中断允许标 志IF的状态。
• 当指令队列中前两个指令字节被EU取走后，BIU就自动 执行总线操作，读出指令并填入指令队列中。
• 当程序发生跳转时，BIU则立即清除原来指令队列中的内 容并重新开始读取指令代码。
• （3）总线控制电路 • 总线控制电路主要负责产生总线控制信号。
• 2．执行部件EU
• 从BIU的指令队列中取出指令、分析指令并执行指令，而 执行指令过程中所需要的数据和执行的结果，也都由EU 向BIU发出请求，再由BIU对存储器或外设进行存取操作 来完成。
• EU部件主要由算术逻辑单元、标志寄存器、通用寄存器、 指针寄存器、暂存寄存器、指令译码器和控制电路组成。
• （1）算术逻辑单元ALU
• ALU是一个16位的算术逻辑运算部件，用来对操作数进 行算术运算和逻辑运算，也可以按指令的寻址方式计算 出CPU要访问的内存单元的16位偏移地址。
• （2）数据暂存寄存器
• 当READY信号为低电平时，则表示存储器或I/O端口还未 准备就绪，CPU需要插入若干个“TW状态”进行等待。
• （6）INTR（interrupt request）：可屏蔽中断请求信号， 输入，高电平有效。
• 8086 CPU在每条指令执行到最后一个时钟周期时，都要 检测INTR引脚信号。
• INTR为高电平时，表明有I/O设备向CPU申请中断，若IF ＝1，CPU则会响应中断，停止当前的操作，为申请中断 的I/O设备服务。
和总线接口部件BIU（bus interface unit）两部分组成。
• Intel 8086 微处理器的内部结构如图所示。
• 1．总线接口部件BIU
• 总线接口部件BIU负责8086 CPU与存储器和外设之间的 信息传送。
• BIU负责从内存的指定区域取出指令，送至指令队列排队。 在执行指令时所需要的操作数，也由BIU从内存的指定区 域取出，传送给执行部件EU去执行。
第2章 微处理器结构及基本原理
• 本章学习目标 • 掌握微处理器的结构 • 掌握微处理器的工作原理
2.1 Intel 8086 微处理器内部结构
• 8086微处理器的主要特点： • 16位微处理器； • 数据总线16位； • 地址总线20位，可寻址1MB存储空间； • 时钟频率为5～10MHz。 • 8086 CPU的内部结构由执行单元EU（execution unit）
• 最小模式，就是在系统中只有一个8086微处理器，所有 的总线控制信号都直接由8086 CPU产生，因此，系统中 的总线控制电路被减到最少。
• 最大模式系统中，总是包含两个或多个微处理器，其中 一个主处理器就是8086，其他的处理器称为协处理器， 它们是协助主处理器工作的。
• 当CPU处于不同工作模式时，其部分引脚的功能是不同 的。
• S4, S3的代码组合用来指明当前正在使用的段寄存器。
• （3）/BHE /S7（bus high enable/status）：允许总线 高8位数据传送/状态信号，输出，三态。
• /BHE为总线高8位数据允许信号，当/BHE低电平有效时， 表明在高8位数据总线D15 ～D8上传送1个字节的数据。 S7为设备的状态信号。
• BIU包含一个地址加法器、一组16位的段寄存器、一个 16位的指令指针IP、一个6字节的指令队列缓冲器及总线 控制电路。
Βιβλιοθήκη Baidu
• （1）地址加法器和段寄存器
• 8086采用了分段结构，将1MB的内存空间划分为若干个 逻辑段，在每个逻辑段中使用16位段基址和16位偏移地 址进行寻址，段寄存器用来存放各段的段基址。