第四章 触发器

1.输入电平直接控制输出状态，使用不便，抗干扰能力差； 2. R、S 之间有约束。
4.3 各类触发器的逻辑功能
在数字系统中，常常要求某些触发器在同一时刻动作 (改变状态，也称为翻转)这就要求有同步信号，该信号称 为时钟信号CP(Clock Pulse)。 CP (Clock Pulse): 等周期、等幅的脉冲串。
Q0 Q 1
0 状态
Q 1 Q0
1 状态
三、分类 按电路结构分： 基本RSFF 同步FF 主从FF 边沿FF(包括维持阻塞FF、CMOS边沿FF)
按逻辑功能分：
RSFF、DFF、JKFF、TFF、 T FF等 其他： TTL 和 CMOS
分立和集成
4.2 基本触发器
基本触发器使用的器件最少，电路最简，是其他种类 触发器的核心。 一、由与非门组成 1.电路及符号 Q G1
1J C1 IK
Q Q
J K T
CP
(三) JK T
Q n 1 J Q n K Q n
“T ” 的特性方程：
转换图 J
Qn1 Qn 1 Q n 1 Q n
1
K CP
J K 1
(四) JK RS
若遵守约束条件，则 S R
1J C1 IK
Q
Q
0
D=0
1
D=1
三、边沿JK 触发器 Q Q 1J C1 1K
Q
Q
1J C1 1K
& &
J J1 J 2 J 3 K K1 K 2 K 3
J CP K 特性表 J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Q n+1 0 1 0 0 1 1 1 0
一、边沿RS 触发器
SD S CP R RD
S 1S C1 1R R
Q Q
S --同步置1端 R --同步置0端
受CP 控制
SD --异步置1端 不受CP控制 RD --异步置0端
S D 0 无论原来Q及CP的状态 RD 1
Q 1
S D 1 无论原来Q及CP的状态 Q 0 RD 0
第四章 触发器
4.1 概述 4.2 基本触发器
4.3 各类触发器的逻辑功能
4.4 不同类型时钟触发器间的转换
4.5 触发器的动态特性
4.1 概述
一、定义
能存储1位二值信号的单元电路统称为触发器(Flip-Flop)。
二、特点
1.具有两个能自行保持的稳定状态(0、1) ，以表示存储内容；
2.根据不同的输入信号可以置成1或0状态。 电路结构：具有两个互补的输出端Q端和Q 端。 稳定状态：
SD
RD 0, SD 1
Q n1 1, Q n1 0
“置 1” “置 0”
RD 1, SD 0
Q n1 0, Q n1 1
RD SD 0
Qn1 Qn , Q n1 Qn “保持”
RD SD 1
Qn1 Qn1 0
“不允许”
描述了CP 对输入和触发器状态在时间上的对应关系 和控制作用。 例1.已知下降沿触发的RSFF，试画出Q端的波形。(设初 态为0) Q
1S C1
Q
1R
CP R S Q
S CP R
例2.已知上升沿触发的RSFF，设初态为0，试画出Q端的波形。 Q Q
1S C1 1R
CP
R
S
S CP R
Q
对于边沿触发器画波形时要首先判断出是上升沿触 注意： 发还是下降沿触发。 Q Q Q Q
Q C1 Q
CP
特性表
Qn 0 1
特性方程
Q n+1 1 0
功能
翻转
Q
n 1
Q
n
CP 下降沿时刻有效
4.4 不同类型时钟触发器间的转换
一、转换方法
(一) 转换要求
输 入 转换 逻辑
待求触发器 已有 触发器 CP Q Q
(二) 转换步骤
1. 写出已有、待求触发器的特性方程； 2. 将待求触发器的特性方程变换为与已有触发器一致； 3. 比较两个的特性方程，求出转换逻辑； 4. 画电路图。
&
Q
& G 2
Q S SD
Q R RD
SD
RD
2.工作原理
1 Q 0
G1 &
Q 1 0
& G 2
Q SDQ
Q R DQ
1 0 S D
0 RD 1
S D 0R D 1 Q 1Q 0 “置 1”或“置位” (Set)
S D 1R D 0 Q 0Q 1 “置 0”或“复位” (Reset) S D R D 1 Q QQ Q “保持”
1S C1 1R 1S C1 1R
S CP R
上升沿触发
S CP R
下降沿触发
二、 边沿D触发器 Q 1D C1 D CP Q
特性表 D Q n Q n+1 功能 0 0 0 置0 0 0 1 1 1 0 置1 1 1 1
特性方程
Q n 1 D
CP下降沿时刻有效
状态转换图 D=1 D=0
波形图
例.已知上升沿触发的RSFF，设初态为0，试画出Q端的波形。
CP
Q Q
1S C1 1R
R
S
Q R=0 R=0 R=1 R=0 S=1 S=0 S=0 S=0
S CP R
二、时钟触发器的传输延迟时间 指从 CP 触发沿到达开始，到输出端 Q、Q 完成状态 改变所经历的时间。
J1J2J3 CP K1K2K3
功能 保持 置0 0 0
简化特性表
J K
0 1
Q n+1
Qn 0 1 Qn
功能 保持
置0 置1 翻转
置1
翻转
1 0 1 1
特性表 J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1
n
Q
n+1
功能 保持
Q
n+1
特性方程
J CP K J CP K (2)弄清有无异步输入端？异步置 0 端和异步置 1 端是低电 平有效还是高电平有效？ SD J CP K RD
S 1J C1 1K R
Q
Q
SD J CP K RD
S 1J C1 1K R
Q Q
(3)异步端不受时钟 CP 控制，将直接实现置 0 或置 1。 触发器工作时，应保证异步端接非有效电平。
n+1 RD S D Qn Q
1 1 0 0 1 1 0 0
0 0 1 1 1 1 0 0
0 1 0 1 0 1 0 1
1 1 0 0 0 1 1* 1*
简化特性表
R D S D
1 0 1 0 0 1 1 0
Q n+1 1 0 n Q 1*
置1 置0 保持 不允许
4.工作波形
信号同时撤消 ,出 信号不同时撤消， 设触发器初始状态为 0： 状态确定 现不确定状态 Q G1 & SD
00 0 1
n 1
0 1 0 0 1 1 1 0
Qn 0 1
JK
01 0
11 1
10 1
置0 置1
翻转 状态转换图
0
n
0
1
n
Q
J Q KQ
CP下降沿时刻有效
J=1
K= 1 K= 1 J= K= 0
J=0 K=
0 J=
例：画出Q的波形。(设初态为0) Q C1 Q IK
1J
J CP K
二、JK D、T、T、RS “JK”的 特性方程： (一) JK D “D” 的 特性方程：
Q
n 1
J Q KQ
n
n
转换图
J
Qn1 D DQn DQn
J D , K D
(二) JK T
“T” 的 特性方程：
D
1
K
CP J
1J C1 IK
Q Q
T
K
Qn1 T Qn TQn
CP
如何控制？ Q G1 & SD G3 & S
&
Q G2
RD & G 4
CP
R
受时钟脉冲控制的触发器称为时钟触发器(钟控触发器)。 同步RSFF 多次翻转 同步DFF(D型锁存器) (空翻)
同步触发器
主从触发器
主从RSFF 主从JKFF
一次翻转
边沿触发器
维持阻塞FF CMOS边沿FFwk.baidu.com
抗干扰能力极强
2.特性方程 Q n+1
S CP R
Qn
RS
00 01 11 10
简化
CP ↑ ↑ ↑ ↑ R 0 0 1 1 S 0 1 0 1 Q n+1 Qn 1 0 ×
0 1
0
1
0
1
1
0
CP上升沿时刻有效 RS 0 约束条件
Q n1 S RQ n
3.状态转换图 状态转换图表示触发器从一个状态变化到另一个状态 或保持原状不变时，对输入信号的要求。 状态转换图
CP ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑
R 0 0 0 0 1 1 1 1
S Q 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
n
Q
n+1
注
0 1 1 1 0 0 × ×
保持
置1
S = 1，R = 0
S= 0 R= 0 1 S = 0，R = 1 S= R= 0
置0
不许
4.时序图(波形图)
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1
1 1 1 1 1 1 1 1 1 1 1 0 0
1 1 1 1 1 1 1 1 1 1 0 1 0

0 1 0 0 1 1 1 0 0 1 1 0 不用
集成边沿 JK 触发器
(1) CMOS 边沿 JK 触发器 CC4027
(2)TTL 边沿 JK 触发器
74LS112 (双JK 触发器)
CC4027特性表
J K Qn RD SD CP Qn+1 注
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
保
持
同步置0
同步置1
翻 不 转 变
异步置1 异步置0 不允许
例：画出Q0 Q1的波形。(设初态为0)
1 1J C1 1K R Q0
1J
1
Q1
Q1
CP1
CP2
Q0
C1 1K R 1
CP1
CP2
Q0
Q1
注意 (1)画波形时应首先弄清时钟触发 沿是上升沿还是下降沿？
Q C1
Q
Q C1
Q
1J
1K
1J
1K
因此，不需要时，SD RD 要接高电平，防止干扰。
1.特性表
CP ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ R 0 0 0 0 1 1 1 1 S Qn 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Q n+1 注 0 保持 1 1 置1 1 0 置0 0 × × 不许
Q
Q
1S C1 1R
若RD、SD的高电平同时撤消，则状态不定。
3.特性表 RD SD 0 0 1 1 4.波形图 0 1 0 1 Q
n+1
Q
Q
≥1 G 2
Qn 1 0 0*
保持 置1 置0 不许
G1 ≥1 RD
SD
SD RD Q Q
三、基本RSFF的主要特点 优点：
电路简单，具有置 0、置 1、保持功能，是构成各种触发 器的基础。 缺点：
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 0 0 0 0 1 1
0 0 0 0 0 0 0 0 0 0 1 0 1

0 1 0 0 1 1 1 0 0 1 1 0 不用
保
持
同步置0 同步置1 翻 不 转 变
异步置1 异步置0 不允许
74LS112特性表
J K Qn RD SD CP Qn+1 注
J S,K R
1J C1 IK CP
Q
Q
4.5 触发器的动态特性
一、输入信号的建立时间和保持时间 1.建立时间 tset 指要求触发器输入信号 先于 CP 信号的时间。
CP D
≥
th
≥
th
0 1
≥
0 t set
1 0
≥
1 t set
2.保持时间 th 指保证触发器可靠翻转， CP 到来后输入信号需保持的时间。 边沿 D 触发器的 tset 和 th 均在 10 ns 左右。
四、T 触发器 特性表 Q Q C1
1T
T CP
T Q n Q n+1 0 0 0 1 0 1 1 1 0 0 1 1
保持
翻转
T 0 1
Q n+1 Qn
Qn
特性方程
状态转换图
T=1
T=0 0 1 T= 0
Q n 1 T Q n T Q n T Qn
CP下降沿时刻有效
T=1
五、T 触发器
S D RD 0
Q Q 1 不符合触发器的逻辑关系 禁止出现
R D 先撤消 R D 0 1
S D 先撤消 S D 0 1 R D S D 同时撤消： 状态不定(随机)
Q 1Q 0 Q 0Q 1
3.特性表 初态Qn ： 输入信号变化前的旧状态，也称为现态、旧态。 次态Qn+1 ：输入信号变化后出现的新状态。 特性表
&
Q
SD
RD
Q Q
RD
5.动作特点： 输入信号直接控制输出端Q和 Q 的状态。 SD--Set(Direct) ：直接置1端、直接置位端。 RD --Reset(Direct) ：直接置0端、直接复位端。
二、由或非门组成 1.电路及符号
Q
Q
≥1 G 2
Q R RD S
Q
G1 ≥1
2.工作原理
RD
SD