TFT显示屏设计报告书

课程设计报告书一：设计要求

（a) 设计Array基板(Cs on gate)的次像素图形

（b) 设计8英寸TFT显示屏Array基板（Cs on gate）

（c) 设计对应的五张掩模板：GE版、SE版、SD版、CH版、PE版，并且进行阵列外布线

(d)设计CF基板（上玻璃板尺寸的确定设计、黑色矩阵的设计、色层位置的确定）

（e）cell盒设计（取向剂掩模版PI版、丝印边框掩模版Seal版）

二：设计步骤

（a）研究课程设计题目,进行小组内讨论，并确定最终的课设题目。

（b）确定规格：显示屏规格尺寸、工作模式、分辨率、开口率、宽高比。

（c）利用Initdesign计算软件的四条限制线确定CS所占次像素比例大小和沟道宽度W。（d）计算参数。

（e）绘制图形

（1）绘制Array基板

①绘制子像素、子像素尺寸标注、阵列

②绘制GE、SE、SD、CH、PE这五张掩膜版。

③布线

（2）CF基板

①上玻璃板尺寸的确定设计

②黑色矩阵的设计

③色层位置的确定

（3）设计cell盒

①取相剂掩模版PI版

②丝印边框掩模版Seal版

三：设计思想

阵列中每个画素的大小和形状是一样的，但是每个画素的细部设计，并不一定要完全一样，利用画素设计的细部改变，可以解决一些问题。比如通过精密计算沿着扫描线改变TFT的寄生电容的大小，可以补偿电容耦合效应和信号延迟效应，但是这样设计会使得整个布局非常复杂，又会产生其他的问题，因此目前在绝大多数的TFT设计中，都是采用完全相同的画素设计。

为了使得设计出来的显示器在各种情况下都能够满足驱动原理的要求，采用的设计观念是“最坏情况设计”，即在设计时考虑在极限情况下能够使用，那么其他情形就没有问题。比如画面的帧频在60～75Hz，则以75Hz考虑充电时间，而以60Hz考虑电荷保持时间，这样在两个极限条件下如果能够满足，其它频率下肯定能够满足

四：具体设计过程（1）规定产品规格为8in，规定分辨率为640×480，宽高比为4:3，开口率为70%。

（2）规定电学参数：包括资料驱动IC，扫描驱动IC，共电极等的电压范围及方式，TFT的漏电流，最小视讯电压信号范围，延迟时间，直流电压残留值，寄生电容，电子迁移率，截止电压等．

（3）设计参数的确定：采用像素全同设计方式，根据设定好的参数，以存储电容Cs和沟道宽度W作为初始设计目标，以四大考量为基础，编写方程式，利用Initdesigh确定Cs和W的值，进行初始画素布局，粗略计算开口率及其它参数。

①利用Initdesign确定CS和W。

经过软件模拟，从图中可以看到四条限制线的交集为一个近似三角形的区域，在此区域内的Cs、W值都满足要求。通常，为使像素的开口率达到最大，取最左下角的值，在图中可取无限靠近TFT开电流限制线和电容耦合限制线的交点处。坐标为（5.91,12.32），由于横轴表示Cs面积占一个亚像素面积的比例，纵轴表示TFT沟道的宽度W值。所以可大致计算Cs面积，为254×86×5.91% 平方微米=1271平方微米。由此可进行图形的初始设计。在设计过程中，电容的大小体现在面积的大小上，所以设计时Cs以其面积来考虑，这样可以简化设计过程。将计算所得参数列于下表。

沟道宽度13.04微米

1365.6面积平方微米CS6.35%

CS占次像素的面积比例（4）分析及次像素的绘制

次像素大小为254×84.67μm，定义开口率为70％，这一部分完全依靠ITO的面积大小来实现，根据计算，存储电容的面积占次像素的面积是5.91%，也是依靠ITO的面积来实现，所以，在次像素的范围内，ITO的面积应占整个次像素面积至少约76％。那么扫描线与数据线及TFT所占的面积不能超过24％。我们知道，对于扫描线和数据线，扫描线的信号延迟要远大于数据线的信号延迟，且在高度方向的尺寸大于宽度方向的尺寸，所以数据线的宽度。根据制程设计准则，数据线宽度最小为7μm，数据线与ITO线间距对准误差1μm，取2μm，这样，在宽度方向上，数据线和线间距占据的宽度至少9μm，那么，在扫描线方向上可用的最大宽度为（254×9+84.67×X）÷254÷84.67<26% ，计算X<33.07 μm 扫描线与ITO对准误差0.6μm，取1μm，半导体延伸出栅线最小3μm，所以扫描线可以取33.07-1×2-3=28.07μm，这样将其值设定为28μm.。那么，实际上可以放置ITO的区域变为：

（254-35）×（84.67-7-2）÷254÷84.67=77%

次像素的绘制顺序：

次像素的尺寸－扫描线－数据线－半导体线－源漏极线－像素电极ITO－存储电容

绘图参数见下表，绘制步骤课堂演示。

绘图项目取值（μm）取值依据

屏规格所定254次像素大小×84.67

7 漏数据线宽度/源极金属线最小线宽限制

28

估算扫描线宽度

最小线宽限面积比例计算所

按照以上分析，利用AUTO CAD绘制子像素。如后图所示。（4）阵列及阵列之外布线

次像素绘制好以后，就可进行像素阵列，按照前面设置的640×RGB×480，需要将次像素阵列为1920列、480行，由于AUTOCAD对如此多的数目几乎无法运行，所以将行列数目按倍数缩小，这里将数目确定为16×3×12。运行结果后图。阵列区域的总长度为4900mm，宽度为3400mm

①扫描线和数据线布线

在像素阵列中，扫描线与数据线是以次像素的大小为间距平行排列，但是在阵列之外，就需要与驱动IC进行连接，所以扫描线和数据线会根据所采用的连接方式而进行布线。下图是其中的一种布线方式。

②下板共电极布线

除了扫描线和数据线以外，下板共电极在阵列外也需要连接在一起并且通过金胶点与上板共电极相接在一起。至此，Array基板的内容就设计完成了

（5）五张掩膜版绘制

根据设计好的Array基板图形，下一步就可以获得五道掩模版的图形。利用AUTOCAD的图层功能，在原始图形上，将某一层保留，而将其他图层删掉，便可得到相应的掩模版。例图中对应的五张掩模版GE、SE、SD、CH、PE如图所示。

（6）设计CF基板

上玻璃基板尺寸的确定以及与Array基板的位置关系

CF基板左边缘和上边缘与下板平齐，而右边缘和下边缘将扫描线和数据线布线露出，可以将CF 基板的右边缘和下边缘伸出像素区0.5-2mm。

①色层的设计

这里采用每一个色层单元与每一个次像素一一对应，所以将色层的形状和尺寸确定为与液晶电容的电极相同，且上下对应，这样可将一个像素对应的CF基板上的色层位置和大小确定下来。然后分别阵列即可获得三张色层掩模版。这里要注意的是，上下基板是面对面贴合在一起的，所以，CF板的左上角像素应该与Array板的右上角对应，因此，还需将图形进行镜像。三张色层掩模版设计过程如后图所示。

②黑色矩阵设计

理论上，除了色层部分外，其余区域必须通过黑色矩阵遮蔽，所以黑色矩阵在设计上与色层掩模版是互补的，所以这里在设计黑色矩阵时，直接使用三张色层套构在一起的互补图形。（7）设计cell盒

①PI掩模版设计

取向剂主要是帮助液晶分子进行取向的，所以其涂敷范围应该将液晶分子所到之处全部覆盖，这样就可以确定出PI版的对应于一个产品的图形了，即PI版的图形。

②SEAL掩模版设计

在完成取向处理后，需要将两块玻璃基板在保持一定间隙的条件下对位贴基板上散布隔离子，该隔离子决定了液晶盒的厚度，一般散CF合，所以首先在．

布的是粒径分布集中的塑料圆球。同时，为防止贴合的两块基板间隙中的液晶材料流出，在液晶盒的四周构筑“围墙”，即封接材料。，这里采用滴入式液晶注入，所以不需要留液晶灌注口。一般情况下，封框胶会涂敷在以小玻璃（此处对应CF板）边缘向内0.5mm的范围内。

③对位标记

无论上板或下板，所有的图形在基板上的位置必须严格套准，所以在设计完成后，还需要制作相应的对位标记，这些标记主要有：

<1>、Array基板：光刻掩模版对位标记（5个），下板标记；

<2>CF板：光刻掩模版标记（4个）上板标记；

<3>CLEE盒：边框位置标记，丝网与玻璃对位标记，PI涂敷标记，上下板压合对位标记；