全加器构成十进制加法器

上海 xxx 学院

《硬件系统设计》上机实验报告（五）

姓名：学号：班级：成绩：

实验名称：全加器及其应用实验地点：

实验设备：（计算机型号）（生产商）设备号：

使用软件： Multisim 10.0 实验时间：年月日星期，时分至时分

一、实验原理：（简述----用自己的理解）

两个一位十进制数相加，若考虑低位来的进位，其和应为0～19，8421BCD 码加法器

的输入、输出都采用8421BCD 码表示，其进位规律为逢十进一，而74HC283D 是按两个

四位二进制数进行运算的，其进位规律为逢十六进一，故二者的进位关系不同，当和数

大于9时，8421BCD 码应产生进位，而十六进制还不可能产生进位。为此应对结果进行

修正，当结果大于9 时，需要加6(0110B)修正。故修正电路应含一个判9 电路，当结果

大于9 时对结果加0110，小于等于9 时加0000。

大于9 的数是最小项的m10～m15，除了上述情况大于9 时外，如相加结果产生了进

位位，其结果必定大于9，因此大于9 的条件为

F = C + SUM4⋅ SUM3+ SUM4⋅ SUM2 = C ⋅ SUM4⋅ SUM3⋅ SUM4⋅ SUM2

全加器74HC283D 的A4A3A2A1、B4B3B2B1 为两个四位二进制数输入端，SUM1、SUM2、

SUM3、SUM4 为相加的和，C0 为低位来的进位，C4 为向高位产生的进位。

二、实验内容（步骤）：

选择一个74HC283D_2v，二输入与非门7400N和三输入与非门7410N芯片，Word Genvertor（字信号发生器），构成8421BCD 码加法电路，电路图如下：

对Genvertor（字信号发生器）进行相关设置如下：

在Controls 中选择Cycle 按钮，选择循环输出方式。在Trigger 区，点击按钮Internal，选择内部触发方式。在Controls-Setting 按钮填出的选项卡中，Pre-set Patterns 中选择在Up Counter 选项，即按逐个加1 递增的方式进行编码。在Display Type 中选择Hex，在Buffer Size 中输入0009，在Initial Pattern 中选择00000000。

点击run，查看效果如下：

实验改进：

因为74HC283D_2V无法正常显示输出，所以将74HC283D_2V芯片改为74HC283N_4V芯片，则实验成功，如下：

三、实验体会：

实验中的电路其实就是是将两个个位数相加得到一个十位数，显示结果通过一个判9电路，来判定是否显示十位的1，如过结果超过9，则十位显示1，同时加的结果还会加上6（因为16进制与十进制中始终相差6）得到个位结果输出到个位的数字显示中，从而实现BCD码的加法。

图中的Genvertor（字信号发生器）只有接输入口0～15是有效的，刚开始接到16～31，导致上方的数码管无法显示，后来调换以后一切正常。进位的显示正常，但是个位的数值显示无法显示，一直停留在0，于是尝试将74HC283D_2V芯片改为74HC283N_4V，则可以正常显示。