讲义 第10章 组合逻辑电路
《数电组合逻辑电路》课件
学习使用真值表、卡诺图和逻辑代数等工具进行组合逻辑电路的设计和分析。
3 应用案例的实际运用
通过实例，了解组合逻辑电路在数字系统和计算机中的应用。
课程大纲
第一章
组合逻辑电路概述
第三章
组合逻辑电路的简化与优化器
组合逻辑电路的基本概念
应用案例分析
在本节中，我们将通过精选的实际应用案例分析，展示组合逻辑电路在数字系统和计算机中的广泛应用。 这些案例将帮助您理解组合逻辑电路的实际应用价值和意义。
常见的组合逻辑电路元器件
组合逻辑电路的元器件有很多种，其中包括逻辑门、触发器、多路选择器等。在本节中，您将熟悉这些 常见的元器件以及它们在组合逻辑电路中的作用。
组合逻辑电路的设计方法
设计一个高效且可靠的组合逻辑电路需要一定的方法和技巧。在本节中，我们将探讨使用真值表、卡诺 图和逻辑代数等工具来进行组合逻辑电路的设计与优化。
组合逻辑电路由多个逻辑门电路组合而成，其输出仅取决于输入的当前状态。 在本节中，您将了解组合逻辑电路的基本概念，如逻辑运算、布尔代数、真 值表等。
组合逻辑电路的分类
根据功能和结构的不同，组合逻辑电路可以被分为多个子类。常见的分类包括编码器、解码器、多路选 择器、加法器等。通过本节，您将深入了解不同类型的组合逻辑电路及其应用。
《数电组合逻辑电路》 PPT课件
欢迎来到《数电组合逻辑电路》课程PPT课件！在本课程中，我们将深入探 讨组合逻辑电路的基本概念、分类、设计方法以及实际应用案例分析。让我 们一起开始这段有趣而充满成就感的学习之旅吧！
课程目标
通过本课程，您将学习到：
1 组合逻辑电路的基本原理和概念
掌握组合逻辑电路中的AND、OR、NOT等基本门电路的工作原理和特性。
组合逻辑电路简.ppt
Si Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai ( Bi Ci -1 Bi Ci -1 ) Ai ( Bi Ci -1 Bi Ci -1 ) Ai ( Bi Ci -1 ) Ai ( Bi Ci -1 ) Ai Bi Ci -1
常用组合逻辑电路及其芯片 8.2.1 加法器
能对两个1位二进制数进行相加而求得和 及进位的逻辑电路称为半加器。
半加器真值表 Ai Bi 0 1 0 1 Si 0 1 1 0 Ci 0 0 0 1
本位 的和 向高 位的 进位
Ai Bi
=1
Si Ci
加数
0 0 1 1
&
半加器电路图 Ai Bi ∑
CO
Si Ci
TTL：74LS183 CMOS：C661
2Si VDD 2Ai 2Bi 2Ci-1 1Ci
14 13 12 11 10 9
1Si
8
VCC 2A 2B 2CIn 2COn+1 2F
1A
74LS183 1COn+1 1B 1CIn 1F GND 1Bi 1Ci-1 1Ci 1Si 地
C661
1 2 3 4 5 6 7
8.1.1、组合电路的特点
I0 I1 In电路在任何时刻的输出状态只取决于该时刻的 输入状态，而与电路原来的状态无关。
2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路 (2) 不包含记忆性元件(触发器)，仅由门电路构成 3、组合电路逻辑功能表示方法
真值表，卡诺图，逻辑表达式，逻辑图，时序图(波形图)
引脚排列图
VCC 16 f 15 g 14 a 13 b 12 c 11 d 10 e 9
【全文】组合逻辑电路ppt
列出真值表
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
ABCD WXYZ ABCD WXYZ
0000 0001 0010 0011 0100
0011 0100 0101 0110 0111
0101 0110 0111 1000 1001
4、功能评述
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
即：
输入
输出
2、 化简输出函数表达式 目得:① 简单、清晰地反映输入与输出之间得逻辑关系; ② 简化电路结构,获得最佳经济技术指标。
3、 列出输出函数真值表 真值表详尽地给出了输入、输出取值关系,能直观地
半加器已被加工成小规模集成电路, 其逻辑符号如右图所示。
思考:可用 何种芯片实现？
例3 分析下图所示组合逻辑电路,已知输入为8421码, 说明该电路功能。
解 写出该电路输出函数表达式
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
根据二进制加法运算法则可列出全加器得真值表如下表
所示。
Ai Bi Ci-1
1000 1001 1010 1011 1100
功能: 8421码转换成余3码！
4、3 组合逻辑电路设计
《组合逻辑电路》PPT课件
Y1
Y0
19
2-4译码器 功能表
E
A B
2-4 译码器
YYYY3210
E
E AB 0 00 0 01
Y3 Y2 Y1 Y0 1110 1101
0 10 1 0 1 1
Y3=A B E=M3 E B A Y2=A B E=M2 E Y1=A B E=M1 E Y0=A B E=M0 E
0 11 0 1 1 1 1 ** 1 1 1 1
X3
Y2
X2
X1
Y1
X0 EO
精选ppt
X3 4-2
X2 编
Y2
X1 码
X0 器
Y1
E0
X3 X2 X1 X0 Y1 Y0 EO 1111 00 0 1110 00 1 1101 01 1 1011 10 1 0111 11 1
10
74LS148 8-3优先编码器
精选ppt
11
74LS148 8-3优先编码器
1 E A B C D精选ppt
08 91 120 131 142 153 164 175
74LS138(H)
E1 E21 E22 A B C
25
74LS139 DUAL 2-4译码器
0123
74LS139
E AB
0123
74LS139
E AB
精选ppt
26
用2-4译码器实现4-16译码器
0123
精选ppt
Ei 0 1 2 3 4 5 6 7
15
74LS147 10-BCD编码器
• 输入1~9, 低有效 • 输出为0~9的BCD码, 低有效 • 无有效输入时输出0的BCD码 • 是优先编码器, 9的优先级最高 • 问题: 可否作为8-3优先编码器? 如果可以,
组合逻辑电路讲课文档
Y2 AB AB
现在四页，总共九十一页。
输入 输出
A B Y1 Y2
00 01 10
00 10 10
11 01
真值表
&
A
&
&
B
&
Y1
1
Y2
输入
AB
00 01 10 11
输出
Y1 Y2 00 10 10 01
加数和 被加数
④由真值表分析电路的逻辑功能
此电路为两个一位二进制 数A和B相加，其和为Y1 ，进位为Y2。此加法电路 只有两个一位二进制数相 加，没有考虑低位有无进 位输入，故称为半加器
01 11
进进位位输输出 出CCi i==11
进位输出Ci 的逻辑式为 C iA iB i(A iB i)C i1
C i 1 A i 1 B i 1 (A i 1 B i 1 )C i 2
C 2A 2B 2(A 2B 2)C 1
C 1A 1B1(A 1B1)C0
C0=0
C1 A1B1
C 2 A 2 B 2 ( A 2 B 2 ) C 1 A 2 B 2 ( A 2 B 2 ) A 1 B 1
进制数相加，还考虑低位的 进位，故称为全加器
和输出
Ai
∑ Si
Bi
Ci1 CI CO Ci
全加器逻辑符号 进位 输出
现在七页，总共九十一页。
可以利用半加器构和或门构成全加器
A∑ S
B
CO C
S A B C AB
A∑
B
CO
C
∑
Y1
CO
≥1
Y2
YY12
ABC AB(AB)C
注：两个1位二进制数相加可用1个全加器，若做n位二进制数码相加，则需要n个全加
讲义第10章组合逻辑电路
讲义第10章组合逻辑电路第一篇：讲义第10章组合逻辑电路第10章组合逻辑电路（1）数字电路分类：①组合逻辑电路（简称组合电路）；②时序逻辑电路（简称时序电路，第10章介绍）。
（2）组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。
（例如：编码器、译码器、全加器等等）（组合逻辑电路的基本单元电路是门电路，描述组合逻辑电路逻辑功能的方法主要有：逻辑表达式、真值表和工作波形图。
）10.1 组合逻辑电路的分析和设计 10.1.1 组合逻辑电路的分析组合电路分析：就是根据已知的组合逻辑电路，找出组合电路的输出与输入的关系，指出电路所能实现的逻辑功能。
（电路图已知，求真值表。
）分析步骤：（1）由逻辑图写出输出端的逻辑表达式；（2）运用逻辑代数将所得逻辑函数表达式化简或变换；（3）列出输入输出关系的逻辑状态表（即真值表）；（4）分析电路的逻辑功能。
（书上206页，例题10-1）10.1.2 组合逻辑电路的设计组合电路设计的含义：组合电路的“设计”（或称“综合”）与组合电路的分析方法相反，它是根据要完成的逻辑功能，画出实现该功能的最简逻辑电路。
最简的含义：器件数最少，器件种类最少，连线最少。
组合逻辑电路的设计步骤：（1）根据逻辑问题的逻辑关系，确定输入变量和输出变量；（引起事件的原因定为输入变量；事件的结果定为输出变量。
）（2）根据给定的因果关系写出逻辑真值表；（3）由真值表写出逻辑函数表达式；（4）根据所用的器件类型，将函数化简，把变量变换成所需要的形式；（5）根据化简或者变化后的逻辑表达式画出电路图。
注意：在设计当中，应该根据所用门电路的类型来化简逻辑表达式。
（例如：用与非门设计时，应把逻辑函数表达式变换为最简的与非表达式。
）（书上208页，例题10-3、10-4、10-5、10-6）10.2 常用集成组合逻辑电路（在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。
电路与电子技术第10章-组合逻辑电路课件.ppt
第10章 门电路与组合逻辑电路
（1） 逻辑表达式 用与、或、非等运算和括号来描述逻辑函数的表达式
如： Y A(B C) D
输出变量： Y
输入变量： A、B、C
反变量: 字母上有非号， 如： D
原变量: 字母上没有非号， 如： A、B、C
34
第10章 门电路与组合逻辑电路
（2） 逻辑状态表
0•A=0 A•0=0 1•A=A
A•1 =A A•A=A
A• A 0
0+A=A
A+0=A
1+A=1
1=0
非 0=1
运 算
0=0
1=1
A A
A+1 =1 A+A =A
A A1 29
第10章 门电路与组合逻辑电路
3. 逻辑代数运算定律 交换律： A + B = B + A
A•B =B•A
结合律： ABC = (AB) C =A (BC)
T5
A、B 有一个为 0 或都为 0 时：
T1 发射结导通， T1 集电结和 T2 、T5 均截止 复合管 T3 、T4 导通，Y 为 1
21
第10章 门电路与组合逻辑电路
常用 TTL 集成与非门 74LS00
74LS00 有 4 个两输入与非门，完全相同
Y AB
A、B 为输入端 Y 为输出端 4 个与非门电源公共 第 14 脚接 + 5V 直流电源 第 7 脚接电源的地
(2) 配项法
应用 B B( A A)
[例] Y AB AC BC AB AC BC( A A) AB AC ABC ABC
AB(1 C ) AC(1 B) AB AC
电工学第十章 组合逻辑电路
1
0 0 1
A、B: 向上—1 向下--0 L : 亮---1; 灭---0
返回
例10：试列出之前举重裁判电路的逻辑真值表。
A 电源 B
输入 A B C
灯
输出 Y 0 0 0 0 0 1 1 1
返回
C
1 - 开关闭合 0 - 开关断开 1 - 灯亮 0 - 灯灭
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
(2) 逻辑表达式
将输入/输出之间的逻辑关系用与/或/非的运算 式表示就得到逻辑代数式，即逻辑函数式。 表示方法：
法一：由真值表写逻辑函数式
(1)找出真值表中使Y=1的输入变量组合； (2)每组输入变量组合对应一个乘积项（“与”运算） 其中：1-原变量，0-反变量； (3)将这些乘积项相加（“或运算”），则得Y。 法二：直接根据电路功能的要求和与、或的逻辑定 义得Y。
非逻辑
非门
反映非逻辑的运算称为非运算，又称逻辑非， 逻辑表达式为：
Y A
返回
10.1.3 非门电路
根据上述的逻辑关系可知
逻辑非的运算规律如右：
A A 1 A A 0 A A
Y 1 0
A 0 1
非门真值表
返回
10.2 集成复合门电路
集成门电路除了与门、或门和非门外，还有将 它们的逻辑功能组合起来的复 合门电路，如集成与 非门、或非门、同或门、异或门和与或非门等等。
A0 0 A 1 A A A A
Y
A
B
0
0 1 1
0
1 0
与门真值表
0
0 0 1
返回
1
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
第十章组合逻辑电路
第十章组合逻辑电路本章要求：理解组合电路的组成和特点；掌握组合电路的分析方法，以确定组合电路的逻辑功能；能设计一些简单的、常用的组合逻辑电路；掌握几种常用中规模集成部件的逻辑功能及使用方法，并能用集成电路实现组合逻辑函数。
10.1组合电路的基本分析方法和设计方法10.1.1组合逻辑电路的定义1．定义由若干个逻辑门组成的具有一组输入和一组输出的非记忆性逻辑电路，即为组合逻辑电路。
其任意时刻的稳定输出，仅取决于该时刻各个输入信号的取值组合，而与电路原来的状态无关。
其结构框图可用图10-1来描述。
2．特点（1）输入、输出之间没有反馈延迟通路。
（2）电路中不含记忆元件。
（3）电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
3．描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
10.1.2组合逻辑电路的分析方法1．分析组合逻辑电路的目的分析组合逻辑电路是为了确定已知电路的逻辑功能，或者检查电路设计是否合理。
即根据给定的逻辑图，找出输出信号与输入信号之间的关系，从而确定它的逻辑功能，这就是组合电路的分析。
2．分析组合电路的步骤：（1）根据给定的逻辑图，写出逻辑函数表达式（从输入到输出逐级写出）。
（2）利用公式法或卡诺图法化简逻辑函数表达式。
（3）根据最简逻辑表达式列真值表，（4）由真值表分析电路的逻辑功能。
例3-1 分析如图10-2所示组合逻辑电路的功能。
解：（1）写出逻辑函数表达式10.1.3组合逻辑电路的设计方法1．组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计。
它是分析的逆过程。
2．设计组合电路的步骤：（1）分析设计要求。
（2）根据功能要求列出真值表。
（3）根据真值表利用卡诺图进行化简，得到最简逻辑表达式。
（4）根据最简表达式画逻辑图。
例3-2 设计一个表决电路，有A、B、C三人进行表决，当有两人或两人以上同意时决议才算通过，但同意的人中必须有A在内。
组合逻辑电路
工
程
应
用
对于共阴极数码管，与其配套的显示译码集成电路的输出端Ya~Yg必须是
低电平有效的，对于共阳极数码管，与其配套的显示译码集成电路的输出端 Ya~Yg应为高电平有效的。 装接显示译码器时，若出现数码管没有任何显示的故障，应先检查数码 管的公共端有没有漏接线，消隐控制端的电平设置是否正确；其次应检查数码 管与显示译码集成电路是否配套。 数码管的显示若出现缺段的故障，应先查显示译码集成电路与数码管的 连接是否良好；其次可通过替换数码管以确定器件是否良好；若数码管没问题， 则是译码集成电路有问题，应更换之。
4LSl47集成电路引脚功能图
第三节 译码器
译码的功能是把某种代码“翻译”成一个相应的输出信 号，例如把编码器产生的二进制码复原为原来的十进制数 就是一个典型的应用。
一 、通用 译码 器
通用译码器常用的有二进制译码器、二一十进制译码器。
1 ． 二进制译码器
（ 1 ）类型 将二进制码按其原意翻译成相应的输出信号 的 电 路 ， 称 为 二 进 制 译 码 器 。 2—4 线 译 码 器 ， 即 有 2 条 输 入 线 A 0 、 A 1 ， 有 4 种 输 入 信 息 00 、 01 、 10 、 11 ， 输 出 的 4 条线 Y 0 ～ Y 3 分别代表 0 、 1 、 2 、 3 四个数字。
3位二进制编码器示意图
3 位二进制编码器的逻辑 函数表达式 ：
Y 0= I 1+ I 3+ I 5+ I 7 Y 1= I 2+ I 3+ I 6+ I 7 Y 2= I 4+ I 5+ I 6+ I 7 普 通 编 码 器 在任何 时刻只 能对 0 、 1 、 2 、 … 、 7 中的一 个输入 信 号 进 行 编 号，不 允许同 时输 入两个1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第10章组合逻辑电路（1）数字电路分类：①组合逻辑电路（简称组合电路）；②时序逻辑电路（简称时序电路，第10章介绍）。
（2）组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。
（例如：编码器、译码器、全加器等等）（组合逻辑电路的基本单元电路是门电路，描述组合逻辑电路逻辑功能的方法主要有：逻辑表达式、真值表和工作波形图。
）10.1 组合逻辑电路的分析和设计10.1.1 组合逻辑电路的分析组合电路分析：就是根据已知的组合逻辑电路，找出组合电路的输出与输入的关系，指出电路所能实现的逻辑功能。
（电路图已知，求真值表。
）分析步骤：（1）由逻辑图写出输出端的逻辑表达式；（2）运用逻辑代数将所得逻辑函数表达式化简或变换；（3）列出输入输出关系的逻辑状态表（即真值表）；（4）分析电路的逻辑功能。
（书上206页，例题10-1）10.1.2 组合逻辑电路的设计组合电路设计的含义：组合电路的“设计”（或称“综合”）与组合电路的分析方法相反，它是根据要完成的逻辑功能，画出实现该功能的最简逻辑电路。
最简的含义：器件数最少，器件种类最少，连线最少。
组合逻辑电路的设计步骤：（1）根据逻辑问题的逻辑关系，确定输入变量和输出变量；（引起事件的原因定为输入变量；事件的结果定为输出变量。
）（2）根据给定的因果关系写出逻辑真值表；（3）由真值表写出逻辑函数表达式；（4）根据所用的器件类型，将函数化简，把变量变换成所需要的形式；（5）根据化简或者变化后的逻辑表达式画出电路图。
注意：在设计当中，应该根据所用门电路的类型来化简逻辑表达式。
（例如：用与非门设计时，应把逻辑函数表达式变换为最简的与非表达式。
）（书上208页，例题10-3、10-4、10-5、10-6）10.2 常用集成组合逻辑电路（在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。
下面几节分别介绍这）几种典型组合逻辑电路的基本结构、工作原理和使用方法。
．10.2.1 编码器在数字电路中，为了区分一系列不同的事物，将其中的每个事物用一系列逻辑“0”和逻辑“1”按一定规律编排起来，组成不同的代码来表示，这就是编码的含意。
）（1）编码：把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。
（2）编码器：完成编码功能的电路统称为编码器。
1、二进制编码器n2N n位二进制代码对（1）普通二进制编码器：用个信号进行编码的电路称为二进制编码器。
3线编码器。
位二进制编码器的电路图。
又称8线—如图10-13所示，为与非门组成的3二进制编码器对输入信号的规定：在任何时刻只允许一路有效输入信号到达编码器的输入端，而不允许有两个①或两个以上的有效输入信号同时出现在编码器的输入端。
YY A、B、C。
,3个输出可②由电路图可知，此编码器有8个输入70A?I?I?I?I?7645?B?I?I?I?I③根据电路图可以得到各个输出的表达式：?7632?C?I?I?I?I?7351（如果我们规定，在任一时刻只能有一路输入端有信号到来，其余输入端均无信号到达。
有信号用“1”表示，无Y输入有效）。
）所示的逻辑电路可完成八路输入信号的编码（全0为信号用“0”表示。
则图10-130④表10-6给出了图10-13所示二进制编码器的的真值表。
YY八路输入信号编码分别为000、001、010、011、100⑤、101、110、111。
70（它用3位二进制代码对8个输入信号进行编码，所以图10-13所示的逻辑电路为3位二进制普通编码器，又称为8线—3线编码器）（当编码器的输入端输入信号不止一个时，输出为全1，编码器的输出发生混乱。
这是因为普通编码器不允许两个及以上的输入信号同时有效的缘故。
可在实际应用中，往往有二个输入端或者二个以上的输入端有信号同时到达编码器，因此，普通编码器缺乏实用性。
解决的方法是采用优先编码。
）（2）二进制优先编码器（74LS148（T4148）：8线—3线）①优先编码：所谓优先编码，就是将所有的输入信号按优先顺序进行排队。
当几个输入信号同时出现时，只对其中优先级别最高的一个进行编码。
实现优先编码的电路称为优先编码器。
（也就是说，允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。
）I?I优优先编码器以低电平输入为有效信号，各输入信号按照②74LS148 07II的优先级最低。
先级逐渐降低，的优先级最高，07所示。
10-14芯片的引脚图如图74LS148③．1）紧靠四边形的小圆圈表示“低电平为有效信号”。
2）四边形内部标注为引脚功能说明。
3）四边形外部标准为引脚编号。
SS?0时允许编码，芯片工作；：为选通输入端，低电平有效。
当4 ）TT Y Y1S?均被封锁，编码被静止。
、当时输入、输出及控制引脚SEXT S?1时，输出均被锁定在高电平）（T Y0Y?S?0表示电路工作，但无编码信号输）：为选通输出端，只有当所有的编码输入都为高电平，且时，5SST入，级连时可以扩展优先编码功能。
Y：为优先扩展输出端，级连时可作输出位的扩展端。
）6 EX0Y??0S表示电路工作，有编码信号输入时，只要有任何一个编码输入，且EXT SYY可作为高位的编码输出位。
）级联应用时，高位片的7端连接起来，高位片的端与低位片的TSEX74LS148芯片的逻辑功能如表10-7所示，为二进制优先编码器的真值表07对应的二进制码的反码。
输出为十进制数码74LS148为二进制优先编码器，其输入输出都是低电平有效。
所以，I（即0”编码器输出为反码“111”。
也就是说，当输入为数码“000例如：数码“0”的二进制码为“”，而74LS1480为0）时，输出为“111”。
IIII引脚的优先级别最低。
（要想）都必须接高电平，使其无效，因为有效，其它引脚0071（需要大家掌握的就是74LS148芯片的逻辑功能、真值表和它的芯片引脚。
）2、二—十进制编码器（1）常用二—十进制编码BCDBCD码。
码）：用二进制码表示一位十进制码的编码称为二—十进制码（又称BCD码有8421码（8421分别代表位权）如数字5的8421码为“0101常用的”。
BCD码）10-8给出了几种常见的（表其余码制还有2421码，其权值依次为2、4、2、1；余3码，由8421BCD码每个代码加0011得到；格雷码是一种循环码，其特点是任意相邻的两个数码，仅有一位代码不同，其它位相同。
（2）8421BCD编码器09编成二进制代码的电路。
编码器：将十进制的十个数码①8421BCD10-15所示为8421BCD编码器的框图。
如图8421BCD编码器的工作原理与二进制编码器类似。
）（II09个数码10 ②由框图可知，此编码器有个输入（对应十进制的10，）90A、B、C、D。
4个输出为BCD码编码器编码表如表10-9所示。
8421A?I?I?I?I?I?91753?B?I?I?I?I?2367③根据表10-9可以得到各个输出的表达式：?C?I?I?I?I?7654?D?I?I?98II09）编码分别为0000、0001、0010、0011、④0100十路输入信号（数码、0101、0110、0111、1000、901001。
II）输入信号进行编码，所以二—十进制编码器又称为10//4位二进制代码对10个（线编码器。
）4（它用9009十个数码，最常用的是（实际上四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示码来对十进制码进行编码。
）用8421 4线）74LS147：10线—（3）二—十进制优先编码器（I?I优先编码器以低电平输入为有效信号，各输入信号按照①74LS14709II的优先级最高，的优先级最低。
优先级逐渐降低，09所示。
74LS147芯片的引脚图如图10-16②。
1）紧靠四边形的小圆圈表示“低电平为有效信号”）四边形内部标注为引脚功能说明。
2 ）四边形外部标准为引脚编号。
3脚为地，第15脚为空脚。
4）芯片第16脚为电源，第8 芯片的逻辑功能如表10-10所示，为③74LS147 二—十进制优先编码器的真值表。
74LS147芯片的逻辑功能、真（需要大家掌握的就是值表和它的芯片引脚。
）BCD优先编码器，其输74LS147为二—十进制8421 入输出都是低电平有效。
所以，输出为十进制数码09BCD码的反码。
8421 对应的BCD码为“0000”，而74LS147编码器输出为反码“84211111”。
也就是说，当输入为数码“0”例如：数码“0”的I 为0）时，输出为“1111（即”。
0IIII有效，其它引脚）都必须接高电平，使其无效，因为引脚的优先级别最低。
（要想009110.2.2 译码器）译码器的功能：译码是编码的逆过程，即将每个二进制代码赋予的含义翻译出来，给出相应的输出信号。
实1（．现译码操作的电路称为译码器。
（或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示原来含义的电路。
）（2）译码器分类①变量译码器：表示输入变量状态的组合电路，如二进制译码器。
②码制变化译码器：用于一个数据的不同代码之间的相互变换，如二—十进制译码器。
③显示译码器：将数字、文字、符号的代码译成数字、文字、符号的电路。
1、二进制译码器n2n输入端，它具有二进制译码器：二进制译码器的输入是一组二进制代码，输出则是一组高、低电平信号。
（1）个输出端。
对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端为无效电平。
（表10-11给出了二进制译码器真值表，这是一个3线—8线的译码器。
）二进制译码器是常用组合逻辑芯片，应用十分广泛，相应的集成译码器产品也较多，按照输入、输出线的多少有二-四译码器、三-八译码器、四-十六译码器等。
可通过74LS138来理解（2）三—八译码器74LS138 （图10-18给出了74LS138芯片的引脚图）AAA YY为译码器的输出端。
①、为译码器的输入端（又称为地址端）、，021701?SS SSS?S?0时，译码器工作。
、，、为控制端：当②113232YY?mY的表达式为：译码器工作时，其输出函数③i07iAAA YY三个变量的全部最小项的译码输出，所以将这种译、为、（01270码器称为最小项译码器。
）④74LS138的真值表（书上215页，例题10-7、例题10-8）例题10-7S，它的取值将决定芯片的工作状态。
分析：整个级联电路的控制端为S?1时（1）1?S S??1S?1S?0S?时，译码器工作，所以片1，片①1禁止工作；，因为只有当：T212 1S?S?S??S?1?S?S10时，译码器工作，所以片2：禁止工作，因为只有当②片2，T2211S?1时，级联电路被禁止结论：S?0A?0时），（230A?0?S??S0S??0工作1片①：1，当高位，此时片132．A?0?S?00?S?S?0?S，所以片2②片2禁止工作，但由于：T3210S?0A?ZZ是1工作，片，结论：当2禁止工作。