FPGA课程设计报告

课程设计

开课学期： 2014年—2015年下学期

课程名称：FPGA课程设计

学院：信息科学与工程学院

专业：集成电路设计与集成系统

班级：集成1201班

学号：20121221077

姓名：蔚

任课教师：涛

2015 年 7 月 21 日

基于FPGA的数字钟设计

摘要

本文介绍一种利用现场可编程逻辑器件FPGA产生多功能数字钟的设计方案。数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,是人们日常生活中不可少的必需品。

本设计采用EDA技术，以硬件描述语言Verilog为系统逻辑描述手段设计文件，在Quartus II工具软件环境下，由各个基本模块共同构建了一个基于FPGA的数字钟。

系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证。开发板采用5CSEMA5F31C6N。本次设计的多功能数字钟，具有时、分、秒的数码管显示功能，以24小时循环计数，具有整点报时功能，并有由按键输入进行数字钟的校时、清零、启停功能。

关键词：可编程逻辑器件 FPGA Verilog 数字钟 EDA技术

Abstract

This paper introduces a kind of based on field programmable logic device FPGA design of multi-function digital clock, the digital clock is used in digital circuits, and seconds digital display timing device is in people's daily life necessities.

This design using EDA technology, hardware description language Verilog logic system description method of design documents, in the Quartus II software environment, by all the basic modules together to build a a FPGA based digital clock.

System consists of the clock module, control module, time module, data decoding module, display and broadcast module composition. Program after compilation and simulation design, programmable logic device to download verification. Development board using the multi-function digital clock 5CSEMA5F31C6N. this design, with time, points, the second digital tube display, to a 24-hour cycle count, with the whole point timekeeping function and input by the key of the school of digital clock, clear, open and stop function.

Key words: programmable logic device FPGA Verilog Digital cloc EDA Technology

目录

前言 (1)

第一章多功能数字钟概述 (2)

1.1 数字钟的构成 (2)

1.3 计时电路 (3)

1.4 异步清零电路 (4)

1.5 校时、校分功能电路 (4)

第二章 FPGA简介 (5)

2.1 现场可编程逻辑门阵列FPGA (5)

2.2 FPGA简介 (6)

2.3 Quartus II软件简介 (6)

第三章设计方案 (7)

第四章设计实现 (9)

4.1 顶层模块 (9)

4.2 新建工程项目 (9)

4.3 选择芯片 (10)

4.4 子模块 (12)

4.4.1 分频器 (12)

4.4.2 控制器和计数器 (13)

4.4.3 显示器 (16)

4.5 元件封装 (21)

4.6 引脚的绑定和设置 (21)

4.7 之后再进行一次编译运行。 (22)

5.1 下载 (22)

4.6 设计结果 (25)

第五章结束语 (26)

参考文献 (27)

前言

现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronic design automatic,EDA）技术。

本设计采用的Verilog是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC 芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。

在控制系统中，键盘是常用的人机交换接口，当所设置的功能键或数字键按下的时候，系统应该完成该键所设置的功能。因此，键信息输入是与软件结构密切相关的过程。根据键盘的结构不同，采用不同的编码方法。但无论有无编码以及采用什么样的编码，最后都要转换成为相应的键值，以实现按键功能程序的转移。

钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。