第四章 组合逻辑电路的分析与组合逻辑模块新
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
第四章组合逻辑电路的分析与设计
=1
S
C = AB 画出逻辑电路图。 画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 全加器 能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分 输入变量的函数： 输入变量的函数： L1=f1（A1、A2、…、Ai） 、 L2=f2（A1、A2、…、Ai） 、 …… Lj=fj（A1、A2、…、Ai） 、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤： 分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。 组合电路如图所示，分析该电路的逻辑功能。
第四章 组合逻辑电路的分析与设计
组合逻辑电路的概念： 组合逻辑电路的概念： 电路任一时刻的输出状态只决定于该时刻 各输入状态的组合，而与电路的原状态无关。 各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成， 组合电路就是由门电路组合而成 ， 电路中没有记 忆单元，没有反馈通路。 忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图： 根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
组合逻辑电路
E 为使能端，表示低电平有效。
列真值表 分析逻辑功能
输入
E A1 A0 1 任意
输出 F
0
E 为选通端、低电平有效。 0 0 0 D0
操作端A1A0为00、01、
0 0 1 D1
10、11时，分别选中D0、
0 1 0 D2
D1、D2、D3到输出F 。
0 1 1 D3
4选1数据选择器。
由传输门构成的4选1数据选择器
设两个四位二进制数分别为C3C2C1C0和 D3D2D1D0，输出为S3S2S1S0
S3S2S1S0 A3 A2 A1A0 B3B2B1B0 CI
M=0时 B3B2B1B0 M (D3D2D1D0 )
S3S2S1S0 C3C2C1C0 D3D2D1D0 0
M=1时 B3B2B1B0 M (D3 ?D2 D1 D0 )
0 1 1 1 1 0 F1 101110
110110
111010 1 1 1 1 1 1 F2
其他
A B CD
00
ABCD中：
F1 A多BC数为AB1D时，ACFD1=B1C；D 表F决2 电A全B路C部D：为1时，F2 = 1。
多数通过和一致通过
常用组合电路及其分析
1 加法器
由5个逻辑门组成的2 输入、2 输出逻辑
这种加法运算称为“半加〞运算，完成半加
运算的电路称为“半加器〞。
半加器逻辑符号如图
A
Σ
S
B
CO C
两个二进制数相加时，
还需要考虑低位的进位， A i
Bi
称为“全加〞运算。 C i-1
Σ
Si
CI CO C i
完成全加运算的电路称为“全加器〞
组合逻辑电路的分析
组合逻辑电路的分析在分析组合逻辑电路时，我们可以使用真值表、卡诺图或布尔代数等方法。
下面将分别介绍这些方法的基本原理和应用。
1.真值表分析法真值表是列出电路的所有可能输入和对应输出的表格。
通过逐行检查真值表的输出列，可以确定电路的功能。
真值表分析法适用于较小规模的电路，但对于较复杂的电路可能不够实用。
2.卡诺图分析法卡诺图是一种图形表示方法，用于描述逻辑函数之间的关系。
它将所有可能的输入组合表示为一个方格矩阵，每个方格代表一个状态。
相邻的方格表示输入之间只有一个位不同。
通过合并相邻的方格，我们可以找到简化逻辑函数的最小项或最小项组合。
卡诺图分析法可以用来优化逻辑电路，减少门的数量和延迟。
3.布尔代数分析法布尔代数是一种用符号和运算规则描述逻辑函数的代数系统。
我们可以使用布尔代数的运算规则来简化和优化逻辑电路。
常见的布尔代数运算包括与运算、或运算、非运算和异或运算等。
通过应用这些运算规则，我们可以将复杂的逻辑函数简化为最小项或最小项组合，从而简化电路。
在进行组合逻辑电路的分析时，我们首先需要确定电路的输入和输出。
然后，我们可以根据电路的功能和输出要求，绘制真值表或卡诺图。
通过分析真值表或卡诺图，我们可以找到逻辑函数的最小项或最小项组合。
接下来，我们可以将这些最小项或最小项组合转化为逻辑门的输入方式。
最后，我们可以使用布尔代数的运算规则来简化逻辑函数和电路。
组合逻辑电路的分析是电路设计和优化的重要一步。
通过应用不同的分析方法，我们可以更好地理解电路的功能和性质，从而更好地设计和优化电路。
在分析组合逻辑电路时，我们需要注意电路的输入和输出要求，合理选择和配置逻辑门，以及优化电路的延迟和开销。
组合逻辑电路的设计
0 1 1 0 ×××××
010
0 1 1 1 0 ××××
011
0 1 1 1 1 0 ×××
100
0 1 1 1 1 1 0 ××
101
0 1 1 1 1 1 1 0×
110
0 1 1 1 1 1 1 10
111
出
YEX YS
11 10 01 01 01 01 01 01 01 01
第4章 组合逻辑电路
第4章 组合逻辑电路
Dn An BnCn An BnCn An Bn C n An BnCn An Bn Cn
Cn1 An Bn C n An Bn C n BnCn An (Bn Cn ) BnCn An (Bn Cn ) BnCn
E3 A BC BD A BC BD
E2 BC D BC BD B(C D) B(C D) B (C D)
E1 C D CD C D C D
E0 D
第4章 组合逻辑电路
③ 画逻辑电路。
该电路采用了三种门电路，速度较快，逻辑图如图4.2.4所示。
的输入、输出均为低电平有效，因此给每个输出端加一个
反相器，即可将反码输出的BCD码转换为正常的BCD码。
第4章 组合逻辑电路
图4.3.3 74LS147的逻辑符号
第4章 组合逻辑电路
表4.3.2 74LS147的功能表
I1 I2 I3 I4 I5 I6 I7 I8 I9
111 11 11 11 ××× ×× ×× × 0 ××× ×× ×× 0 1 ××× ×× × 0 1 1 ××× ×× 0 1 1 1 ××× × 0 1 1 1 1 ××× 0 1 1 1 1 1 ×× 0 1 1 1 1 1 1 ×0 1 1 1 1 1 1 1
数字电路第四章组合逻辑电路
(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC
（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
组合逻辑电路的分析
*
3.5.1 产生竞争冒险的原因
竞争：G2的两输入信号分别由G1和A端两个路径在不同时刻到达的现象。 冒险：由竞争而产生输出干扰脉冲的现象。
*
*
进一步分析产生竞争冒险的原因： 冒险现象出现的原因：当电路中存在反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象。
*
*
3.5.2 消去竞争冒险的方法
0
1
1
0
1
1
0
1
1
1
0
0
1
0
1
1
1
0
1
1
0
1
0
1
0
1
0
0
0
0
0
0
0
C
B
A
(3)分析功能：为三位数奇偶校验电路。
*
*
式中： 画波形图进行分析：根据输入波形，逐级画出输出波形；根据输入、输出波形关系确定电路功能。
*
*
分析所示逻辑电路的功能。
解： 据逻辑图写出逻辑表达式,并化简
*
*
(2)列真值表
(3)分析功能： 符合二进制相加原则，A、B为两加数，S为和，C为高位进位；该电路为运算器中的半加器。
1
0
0
1
0
0
0
1
0
×
1
0
0
0
1
×
×
1
0
0
0
0
0
0
L2
L1
L0
I2
I1
I0
输 出
输 入
*
*
1
0
0
1
0
四章组合逻辑电路的分析与设计
30
根据题意，写真值表
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F 0 0 0 1 0 1 1 1
31
3. 画出卡诺图，化简函数：
BC A 00 01 11 10
BC
00 0 1 0
10 1 1 1
AB
AC
F AB BC CA
32
4. 根据逻辑表达式画出逻辑图。
S AB AB A B C AB
16
逻辑图
A B
=1 S
&
C
中规模集成 逻辑符号
A
半
S
加
B
器C
17
（2）全加器：
相加过程中，既考虑加数、被加数又考 虑低位的进位位。集成逻辑符号：
A 器全 F
B
加
Ci
Co
18
双全加器SN74LS183的管脚图 Ucc 2A 2B 2Ci 2Co 2F 14
40
三、中规模集成（MSI）组合电路
41
常用MSI组合 逻辑器件：
☆ 编码器 ☆ 译码器 ☆ 数据选择器
（MUX）
☆ 数据分配器 ☆ 数码比较器 ☆ 加法器减法器
42
一、 译码器
译码是将某个二进制编码翻译成电路的 某种状态，是将输入的某个二进制编码与电 路输出的某种状态相对应。
☆ 二进制译码器
26
组合电路分析的总结
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端
第四章 组合逻辑电路1
A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 L 0 0 0 1 0 1 1 1
A B C
& & &
P1 =AB
≥1 L
P2 =BC P3 =AC
（3）分析逻辑功能 ： ） 当 A、 B、 C三个变量两个 、 、 三个变量两个 以上输入为“ ” 以上输入为“1”时，输出 为 “ 1”， 所以这个电路称 ， 多数表决电路” 为“多数表决电路”。
与或式
C =ABC−1 +ABC−1 +ABC−1 +ABC−1 i i i i i i i i i i i i i
全加器（ 全加器（Full Adder） ） 卡诺图 Si BC A 00 01 11 10 1 1 0 1 1 1 Ci BC A 00 01 11 10 1 0 1 1 1 1
最简与或式
• Tips 逻辑函数可用逻辑表达式、真值表、逻辑图、 逻辑函数可用逻辑表达式、真值表、逻辑图、卡诺 逻辑表达式
图和波形图5种方式表示，它们各具特点，但本质相通， 图和波形图 5 种方式表示， 它们各具特点 ， 但本质相通， 可 以互相转换。 以互相转换。
哪种表达方式是唯一的？ 哪种表达方式是唯一的？
真值表
A B C 0 1 0 1 0 1 0 1
L 0 1 1 1 1 1 1 0
4.1.2 组合逻辑电路的设计
组合电路的设计方法【步骤】 组合电路的设计方法【步骤】
实际逻辑问题
什么是电路设计
根据实际要求设计出 电路来完成实际要求 所提出的任务。 所提出的任务。
真值表
组合逻辑电路的设计，通常以电 组合逻辑电路的设计，通常以电
数字逻辑 第四章 组合逻辑电路
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路
组合逻辑电路的分析与组合逻辑模块新
第一到四章复习总结一、根本要求1.正确理解以下根本概念：逻辑变量、逻辑函数、“与、或、非〞根本逻辑关系、数制及码制。
2.纯熟掌握逻辑函数的几种常用的表示方法：真值表、逻辑表达式、逻辑图、卡诺图。
并能纯熟的互相转换。
3. 纯熟掌握逻辑代数根本定律、根本运算规那么，可以纯熟用其对逻辑函数进展代数化简及表达式转换。
4. 纯熟掌握卡诺图化简法。
5.纯熟掌握组合逻辑电路的分析方法和设计方法。
6.纯熟掌握译码器、编码器、数据选择器、数值比拟器的逻辑功能及常用中规模集成电路的应用。
7.纯熟掌握半加器、全加器的逻辑功能，设计方法。
二、解答例如及解题技巧1．用代数法化简以下各式：〔1〕C+AC++AABBCBC＝C+A⋅(摩根定律)AC+BCABCB＝C+⋅+)+((摩根定律)(+)CCABBCABA+＝CA+CA+++++〔分配律〕BCABACBCBC＝C BA++〔吸收律〕BC＝B+〔吸收律〕A+CB＝BC+〔吸收律〕＝BC (摩根定律)〔2〕C B AABCCBA++⊕)(＝C BACBA)()(⊕+⊕〔分配律〕＝CBABA])()[(⊕+⊕〔分配律〕＝C (互补律)2．用卡诺图法化简以下各式：〔1〕L〔A,B,C,D〕=∑m〔3,4,5,6,9,10,12,13,14,15〕解：将逻辑函数填入卡诺图并圈“1〞，如下图。
对应写出逻辑表达式：CDBADACDCAABDBCBL+++++=AB CDLABCD1111111111LCD1CB11AABD11(a)(b)〔2〕L〔A,B,C,D〕=∑m〔1,4,6,9,13〕+∑d〔0,3,5,7,11,15〕解：将逻辑函数填入卡诺图并圈“1〞，如下图。
对应写出逻辑表达式：DCBAL+=*讨论：在对逻辑函数进展卡诺图化简时，要注意以下几个问题：1.在卡诺图的右上角标出函数及变量，变量的顺序是：从左至右对应变量的最高位到最低位。
2.圈“1”时注意：相对的格也相邻。
不要漏掉有“1”的格，当只有一个独立的“1”时，也要把它圈起来。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一到四章 复习总结一、基本要求1.正确理解以下基本概念：逻辑变量、逻辑函数、“与、或、非”基本逻辑关系、数制及码制。
2.熟练掌握逻辑函数的几种常用的表示方法：真值表、逻辑表达式、逻辑图、卡诺图。
并能熟练的相互转换。
3. 熟练掌握逻辑代数基本定律、基本运算规则，能够熟练用其对逻辑函数进行代数化简及表达式转换。
4. 熟练掌握卡诺图化简法。
5.熟练掌握组合逻辑电路的分析方法和设计方法。
6.熟练掌握译码器、编码器、数据选择器、数值比较器的逻辑功能及常用中规模集成电路的应用。
7.熟练掌握半加器、全加器的逻辑功能，设计方法。
二、 解答示例及解题技巧1． 用代数法化简下列各式：（1）C AB C B BC A AC +++＝C AB C B BC A AC ++⋅(摩根定律) ＝C AB C B C B A C A ++++⋅+)()((摩根定律) ＝C AB C B C C B C A C A B A ++++++（分配律） ＝C B C B A ++（吸收律） ＝B C B A ++（吸收律） ＝B +（吸收律） ＝BC (摩根定律)（2）C B AABCCBA++⊕)(＝C BACBA)()(⊕+⊕（分配律）＝CBABA])()[(⊕+⊕（分配律）＝C (互补律)2．用卡诺图法化简下列各式：（1）L（A,B,C,D）=∑m（3,4,5,6,9,10,12,13,14,15）解：将逻辑函数填入卡诺图并圈“1”，如图所示。
对应写出逻辑表达式：CDBADACAABDBBL+++++=AB CDLABCD1111111111LCD1CB11AABD11(a)(b)（2）L（A,B,C,D）=∑m（1,4,6,9,13）+∑d（0,3,5,7,11,15）解：将逻辑函数填入卡诺图并圈“1”，如图所示。
对应写出逻辑表达式：DCBAL+=*讨论：在对逻辑函数进行卡诺图化简时，要注意下列几个问题：1.在卡诺图的右上角标出函数及变量，变量的顺序是：从左至右对应变量的最高位到最低位。
2.圈“1”时注意：相对的格也相邻。
不要漏掉有“1”的格，当只有一个独立的“1”时，也要把它圈起来。
3.当函数中存在无关项时，无关项的值可以任取。
化简时究竟如何圈是以将函数化为最简为原则。
若圈起来，则认为是“1”，若不圈，则认为是“0”，但有“1”的格，不能漏掉。
3.试分析如图题所示逻辑电路。
2B L1ACL解：根据电路写出逻辑表达式：)(1C B A L ⊕⊕==2L BC C B A ⋅⊕)( BC C B A +⊕=)( BC C B C B A ++=)( ABC C AB C B A BC A +++=列出真值表如表。
可见此电路实现了考虑低位进位的一位二进制数的加法功能，这种电路被称为全加器。
4．试用与非门设计一个组合逻辑电路，它接收一位8421BCD码B3、B2、B1、B0，仅当2＜B3B2B1B0＜7时，输出Y才为1。
解：1.根据题意知：逻辑变量为B3B2B1B0，逻辑函数为Y。
列出真值表如图（a）所示，因B3B2B1B0是BCD码，所以从1010～1111六组值对应的最小项为无关项，它们的函数值可以任取。
2.将真值表中的函数值填入卡诺图，并化简（见图(b)）。
注意其中无关项的处理。
3.由卡诺图化简所得最简式,并转换为与非－与非式：0120212B B B B B B B L ++=0120212B B B B B B B ⋅⋅=4.画出逻辑电路如图（c ）所示。
Y 0B 1 0 0 10 0 0 1B 0 1 0 0100 0 0 01101 0 1 11 1 0 11 0 0 00 1 0 10 1 1 0B 0 1 1 11 1 1 00 0 1 011 1 0 01 0 1 001 1 1 1100 0 1 10302B1111Y B 231BB 03B B B 21B 0B（a ）(b)B 21B 0B Y(c)5． 某实验室用两个灯显示三台设备的故障情况，当一台设备有故障时黄灯亮；当两台设备同时有故障时红灯亮；当三台设备同时有故障时黄、红两灯都亮。
设计该逻辑电路。
解：1.根据逻辑问题找出输入变量和输出变量，并设定逻辑值。
在题所述逻辑问题中，可确定A 、B 、C 为输入变量，它们代表三台设备的故障情况，并设定：有故障时，对应逻辑“1”；无故障时，对应逻辑“0”。
确定L1、L2为输出变量，它们分别表示黄灯和红灯的亮、灭情况，我们设定：灯亮时，对应逻辑“1”；灯灭时，对应逻辑“0”。
2.根据逻辑问题及以上设定，列出真值表。
题对应的真值表如表所示。
3.由真值表写出逻辑表达式，并化简。
用公式法化简L1：+A=B+L+BCAABCBC1BCA++=+B)C)(C(ABBCB+A⊕⊕C=)A)(B(C⊕=A⊕(C)B用卡诺图法化简L2：将真值表中的函数值填入卡诺图，并化简（参见图（a））。
可直接得到最简表达式：L2=AB+BC+AC若采用与非门实现，则应将函数转换为与非－与非式：L⋅=⋅ACBCAB24.根据表达式画出逻辑电路如图（b）所示。
由图可见，该电路要用三片集成器件构成：一片四异或门7486、一片四2输入与非门、一片三3输入与非门。
虽然逻辑表达式最简，但实际实现起来所用的集成器件的个数和种类都不是最少。
B CAL L 7400(a) (b)AC L B L(c)5.若以集成器件为基本单元来考虑问题，可重新化简逻辑函数L 2：ABC C AB C B A BC A L +++=2 BC C B C B A ++=)( BC C B A +⊕=)(BC C B A ⋅⊕=)(对应的逻辑电路如图 (c)所示。
可见此电路只需两片集成器件即可完成。
*讨论：通过题的分析，使我们认识到：设计逻辑电路时，不能单纯考虑逻辑表达式是否最简，所用逻辑门是否最B ALC0001111少，而要从实际出发，以集成器件为基本单元来考虑问题，看是否所用集成器件的个数及种类最少。
另外，从题的分析中可见：进行多个输出端的逻辑函数的化简时，让不同的输出逻辑函数中包含相同项，可以减少门的个数，有利于整个逻辑电路的化简。
6． 图题是一个三态门接成的总线电路，试用与非门设计一个最简的译码器，要求译码器输出端L 1、L 2、L 3轮流输出高电平以控制三态门，把三组数据D 1、D 2、D 3反相后依次送到总线上。
1A 2L 3A解：由题目要求，可以采用二进制译码器。
该译码器输出三个控制信号，要设置三个输出端，两个输入端。
输入与输出的逻辑关系如表所示。
根据真值表写出逻辑表达式，并整理为与非式：01011A A A A L ==1012A A A A L ==1013A A A A L ==由表达式画出译码器的逻辑电路如图所示。
7．试用译码器74138和适当的门电路实现逻辑函数：ABC C AB C B A C B A L +++=解：整理逻辑函数：ABC C AB C B A C B A L +++=ABC C AB C B A C B A ⋅⋅⋅= 7620m m m m =译码器74138的G 1 G 2A G 2B 取100时，各输出函数为：0120m A A A Y ==，10121m A A A Y ==……70127m A A A Y ==，若将ABC 送入译码器的A 2A 1A 0，则有：7620Y Y Y Y L =根据以上分析画出逻辑电路如图所示。
Y Y 263Y 5711Y Y G 2B CY 2A G Y G A 74138B＆AA 10Y 001L A 248． 试用8选1数据选择器74151和门电路设计一个四位二进制码奇偶校验器。
要求当输入的四位二进制码中有奇数个1时，输出为1，否则为0。
解：设四位二进制码ABCD 为输入逻辑变量，校验结果L 为输出逻辑变量。
所对应的奇偶校验器的逻辑关系见表。
若由8选1数据选择器74151和门电路实现此逻辑关系，可以将输入变量A、B、C送入74151的A2、A1、A0端，当ABC从000~111取8组值时，L与D的关系参见表，又知当ABC从000~111取8组值时，数据选择器将依次选通D0~ D7，据此可将输入变量D送入D0、D3、D5、D6，D送入D1、D2、D4、D7。
电路如图所示，它可以完成一个四位二进制码的奇偶校验功能。
L D9． 试用2片8选1数据选择器74151扩展成16选1数据选择器，在4位地址输入选通下，产生一序列信号0100101110011011。
解：首先将2片8选1数据选择器74151扩展成16选1数据选择器，此选择器有16条数据输入通道D 0~ D 15，当地址选择信号A 3A 2A 1A 0从0000~1111取16组值时，数据选择器将依次选通D 0~ D 15，若将序列信号0100101110011011依次送入D 0~ D 15，则可以在地址选择信号控制下，从选择器的输出端得到这一序列信号。
电路如图所示。
D D 24D 2130512D D 3D D A Y D D 611D D 1148315D D A D 7D D A 110A 09111100010010111010． 由译码器74138和8选1数据选择器74151组成如图题所示的逻辑电路。
X 2X 1X 0及Z 2Z 1Z 0为两个三位二进制数。
试分析电路的逻辑功能。
D 0D 1D 2D 3D 4D 5D 6D 774151A 1A 2A 0YX 1X2X 0Z 1Z 2Z 0G在图题所示的逻辑电路中，74138是3－8线二进制译码器，74151是8选1数据选择器。
当X 2 X 1 X 0由000～111取8组值时，74138的输出Y0～Y7分别输出低电平，同时其它各端为高电平，又知当Z2Z1Z0从000~111取8组值时，数据选择器将依次选通D0~ D7。
由此可见，当X2 X1 X0与Z2Z1Z0相等时，Y=0，当两者不等时，Y=1。
这是一个相同数值比较器。