数显倒计时电路设计资料

学号

电子线路综合设计

设计说明书

数显倒计时电路设计

起止日期：2014 年6 月29 日至2014 年7 月10 日

学生姓名

班级13信科1

成绩

指导教师(签字)

计算机与信息工程学院

2014 年7 月10 日

课程设计任务书

2014 —2015学年第二学期

计算机与信息工程学院电子信息与科学专业 13信科1班级

课程设计名称：电子线路综合设计

设计题目：数显倒计时电路设计

完成期限：自 2015 年 6 月 29 日至 2015 年 7 月 10 日共 2 周

设计依据、要求及主要内容（可另加附页）：

一、课程设计依据

数码显示管、555定时电路、计数器的逻辑功能

二、课程设计内容

设计并制作一个数显倒计时电路。要求如下：

1、电路具有10～99秒可预置定时功能。

2、有两个数码管显示计时时间，用一只LED指示计时开始与结束。按预置/开始按钮，数码管显示定时时间，LED不亮；再按预置/开始按钮，LED亮，倒计时开始。

3、倒计时结束时，计数器停止计数，LED不亮。

4、电路具有开机预置数功能。

5、自制本电路所用的直流电源和一秒信号源。

三．课程设计要求

1.要求独立完成设计任务。

2.课程设计的说明书要求简洁、通顺，计算正确，图纸表达内容完整、清楚、规范。

3.测试要求：根据题目的特点，设计电路并仿真，最后焊接电路并进行调试。

4.课设说明书要求：

1)说明题目的设计电路图、仿真结果和调试过程。

2)详细介绍运用的理论知识和电路图设计过程。

3)绘制电路图并对硬件调试过程进行详细的分析。

指导教师（签字）：

教研室主任（签字）：

批准日期：2015 年 6 月 25 日

目录

第一章设计方案 (1)

1.1 方案思路说明 (1)

1.1.1 方案一 (1)

1.1.2 方案二 (2)

第二章基本原器件的认读 (3)

2.1 555定时器 (3)

2.2 74ls192芯片 (3)

2.3 JK边沿型触发器 (4)

第三章各部分电路说明 (5)

3.1 脉冲电路 (5)

3.1.1 555定时器作用 (5)

3.2 倒计时电路 (5)

3.3 显示电路 (6)

第四章实验装调及故障处理 (7)

4.1 焊接、调试工具 (7)

4.2 秒信号源的连接于调试 (7)

4.3 译码显示的连接和调试 (7)

4.4 计数器的连接和调试。 (7)

实验总结与感受 (8)

参考文献 (9)

附录 (10)

第一章设计方案

1.1 方案思路说明

根据任务书的要求我们本次课设选用的计数器件为74LS192，它是加、减可逆十进制计数器，通过两片192的级联可实现10-99的到计时.其次我们选用了555定时器构成多谐振荡器，使之能产生一个1Hz的方波信号来作为192的时序脉冲，从而为计数芯片提供CP,又因为我们要选用2片计数器构成2位计数的状态，固要采用计数器的级联的方法，我们选用的是串行进位的级联，因为这个大大的加快了运行的速度。整个电路系统需要5V的电压驱动。555多谐振荡器的功能就是你可以调节它的电阻和电容来得到不同频率和不同占空比的脉冲信号。有了脉冲和计数芯片后我们还需要数字显示器,我们选用的是共阴极七段数码管,但与其匹配的还有驱动芯片CD4511,它具有绎码,琐存等功能,通过加上上拉电阻加大驱动电流从而显示出0-9数字.这个可以考虑到任务书要求有两个数码管显示计时时间，用一只LED指示计时开始与结束。按预置（开始）按钮，数码管显示定时时间，LED灯不亮；再按预置（开始）按钮，LED亮，倒计时开始。倒计时结束时，计数器停止计数，LED灯不亮。因此我们还需引出一路信号用来指示倒计时的开始与结束,由于选用的计数芯片192的置数端LD为低时置数,为高时加上CP便可实现计数,因此我们将全零信号求反后和置数端相与便可实现所需的功能.

整体设计框图

图1 整体框图

1.1.1 方案一

555信号发生器控制74LS192计数器置数，用开关的闭合与开启分别产生边沿,从而触发计数器.

1.1.2 方案二

在开关方面进行改善,利用JK触发将其接成T触发器,进行不同情况下的反转,模拟开关的功能从而使电路功能更加稳定.

第二章基本原器件的认读

2.1 555定时器

555 定时器是一种模拟和数字功能相结合的中规模集成器件。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。

（1）各引脚功能如下（引脚图见图3.1.2）

1脚：外接电源负端VSS或接地，一般情况下接地。

8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。

3脚：输出端Vo

2脚：低触发端

6脚：TH高触发端

4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。

7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。

（2）555功能表

表1 555功能表

2.2 74ls192芯片

图2（a）引脚排列(b) 逻辑符号