(PAL)通用逻辑阵列
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、PLD 的编程工艺
1.掩膜可编程PLD：mask PLD 对编程点进行连接或者不连接的处理，功能不可改，成本过高因此 适于大量制造 2.现场可编程PLD：
PPLD (可编程PLD)
连接点同置为1，用户根据功能，电击毁方式烧断预制接点，一次 性编程。
EPPLD (可擦除可编程PLD)
每个编程点可保持很久，用紫外线照射可擦出编程点。 EEPPLD (E2PPLD， 电可擦除可编程PLD)
PLD 的电路结构
输入 互补输入 与项 或项 输出
输 入 电 路
反馈输入
与
阵 列
或
阵 列
输 出 电 路
组合PLD 是否包含寄存器 时序PLD PLD的分类 内部结构及编程方式 只读存储器（ROM） 可编程逻辑阵列（PLA） 可编程阵列逻辑（PAL） 通用逻辑阵列（GAL）
7.1.2 PLD 的编程工艺及描述Βιβλιοθήκη Baidu逻辑规则和符号
7.1 PLD (Programmable Logic Device)概述
PLD器件的发展历史：
• • 可编程阵列逻辑PAL 通用阵列逻辑GAL 结构仍简单，用于实现规模较小的逻辑，具有价格、速度等 方面的优势。 • • 复杂可编程阵列逻辑器件CPLD 现场可编程门阵列FPGA。 结构复杂，用于实现较大规模的逻辑电路。
用电擦出编程点
二、PLD 的描述规则和符号
⑴ 输入缓冲器
每一个PLD输入变量应同时向内部电路提供原、反两种形 式的变量，而且为了减少驱动该输入引脚的点流量，必须才用 输入缓冲器。
A B C
Ａ 逻辑图
Ｂ Ｃ
0
1
0 1
1 0 真值表
二、PLD 的描述规则和符号
⑵ PLD 编程点的连结方法 ×
固定连接
7.2 只读存储器 Read Only Memory
只读存储器按内部结构可分为：
• • • • 固定只读存储器 可编程只读存储器 可擦除可编程只读存储器 电可擦除可编程只读存储器
地址输入
ROM PROM ROM属于组合PLD EPROM EEPROM
2n×b ROM A0 A1 A2 D0
数据输出
第七章
7.1 7.1.1 7.1.2 7.1.3 7.2 7.2.1 7.2.2 7.2.3 7.3 7.4 7.4.1 7.4.2 7.5 7.5.1 7.5.2 7.5.3 7.6
可编程逻辑器件 PLD
PLD 概述 PLD 的电路结构及分类 PLD 的编程工艺及描述的逻辑规则和符号 PLD 的设计过程及主要优点 只读存储器 ROM 的内部结构 用ROM 实现组合逻辑设计 常用的LSI ROM器件 可编程逻辑阵列 可编程阵列逻辑 组合PAL器件 时序PAL器件 通用逻辑阵列概述 GAL器件的主要特点 GAL器件的基本机构 GAL器件的命名及分类 硬件描述语言
7.1 PLD (Programmable Logic Device)概述
7.1.1 PLD的电路结构及分类
PLD 的内部包含很多结构相同的单元
P0
•••
与阵列
m个乘积项
或阵列
Pm-1
•••
•••
••• In-1
I0
O0
b 个输出
Ob-1
n 个输入
• 通过这些单元进行编程可完成“任意的”逻辑功能； • 功能强弱取决于片内单元的数目和阵列的大小； • 相同面积上，PLD可实现大于逻辑门实现的功能。
Ａ
Ｂ
0 0 0 1 Ｄ Ｅ Ｆ
1 0
1 1
0 0 1
0 0 1
输出F与任何输入项无相连， 总是“浮动”到逻辑“1”（恒1输 出），导致与门关闭。
7.1.3 PLD 的设计过程及主要优点
一、 PLD的设计过程
• 所需设备：两大类
1. 可编程逻辑开发软件 （编辑连接点的情况） 2. 编程器 （下载到连接点阵列里）
特点： 与阵列——固定
或阵列——可编程
⑶ 与门的表示
A B C D
编程连接
不连接
F A B C D 分立元件 PLD 结构
F
⑷ 或门的表示
A B C D
F
A B CD PLD 结构
F
分立元件
二、PLD 的描述规则和符号
⑸ 与门的缺省状态 当一个输入缓冲器的互补输出同时接到某一个单独乘积项 时，该乘积项的输出总为０。如图中Ｄ： D = A•A • B • B = 0 这种状态称为与门的缺省状态。可用乘积项Ｅ的符号表示。 A B D E F 0 0 1 0 0 1
设计
初步的 数字系统
仿真
正确的 数字系统
印制线路板
最终的 数字系统 PLD在线修改 数字系统 的PCB
PLD的主要优点：
1、简化系统设计
• 用户自定义功能能够满足各种使用需求，高效利用芯片减少分 离芯片的数量。 • 分离芯片的布线不自由，而芯片内部布线短并且耗电小 2、功能集成度高 • PLD可以替代4-12个中小规模芯片，更高的空间利用率，减少 电路板的大面积和体积。 • 实现成本降低 3、可靠性高 • 减少出错的因素、潜在出错的器件以及连线 • 大量生产前验证方案的正确性、可靠性以及电路规模。
7.1 PLD (Programmable Logic Device)概述
PLD 的电路结构
P0
•••
与阵列
m个乘积项
或阵列
或项输出
Pm-1
互补输入
•••
•••
•••
输出电路
输入电路
I0
n 个输入
In-1
O0
b 个输出
Ob-1
淡化变量代数形式
7.1 PLD (Programmable Logic Device)概述
•
设计过程分三个阶段：
1. 设计输入：将逻辑问题用PLD语言（或者逻辑图）描述出来， 如VHDL语言。 2. 设计实现：PLD软件进行编译成编程文件，由编程器写入芯片 3. 设计验证：一是模拟功能，检查各临界定时路径； 二是在电路板上测试。 一旦完成了编程，则芯片内编程信息不会丢失。
传统的原理图 硬件描述语言
7.1 PLD (Programmable Logic Device)概述
PLD ：可编程逻辑器件。
用户可以用开发工具按照自己的功能设计要求， 对芯片功能进行编程的大规模集成电路器件 优势： 简化设计过程、 降低系统的体积和成本， 提高系统可靠性的需求
PLD器件的发展历史：
• • • 最早是4、5篇晶体管-晶体管逻辑电路集成到一片上去 可擦可编程只读存储器EPROM、 电可擦除可编程只读存储器EEPROM。 静态随机存取存储器SRAM 可以完成简单的逻辑功能，用于小型的逻辑实现。
1.掩膜可编程PLD：mask PLD 对编程点进行连接或者不连接的处理，功能不可改，成本过高因此 适于大量制造 2.现场可编程PLD：
PPLD (可编程PLD)
连接点同置为1，用户根据功能，电击毁方式烧断预制接点，一次 性编程。
EPPLD (可擦除可编程PLD)
每个编程点可保持很久，用紫外线照射可擦出编程点。 EEPPLD (E2PPLD， 电可擦除可编程PLD)
PLD 的电路结构
输入 互补输入 与项 或项 输出
输 入 电 路
反馈输入
与
阵 列
或
阵 列
输 出 电 路
组合PLD 是否包含寄存器 时序PLD PLD的分类 内部结构及编程方式 只读存储器（ROM） 可编程逻辑阵列（PLA） 可编程阵列逻辑（PAL） 通用逻辑阵列（GAL）
7.1.2 PLD 的编程工艺及描述Βιβλιοθήκη Baidu逻辑规则和符号
7.1 PLD (Programmable Logic Device)概述
PLD器件的发展历史：
• • 可编程阵列逻辑PAL 通用阵列逻辑GAL 结构仍简单，用于实现规模较小的逻辑，具有价格、速度等 方面的优势。 • • 复杂可编程阵列逻辑器件CPLD 现场可编程门阵列FPGA。 结构复杂，用于实现较大规模的逻辑电路。
用电擦出编程点
二、PLD 的描述规则和符号
⑴ 输入缓冲器
每一个PLD输入变量应同时向内部电路提供原、反两种形 式的变量，而且为了减少驱动该输入引脚的点流量，必须才用 输入缓冲器。
A B C
Ａ 逻辑图
Ｂ Ｃ
0
1
0 1
1 0 真值表
二、PLD 的描述规则和符号
⑵ PLD 编程点的连结方法 ×
固定连接
7.2 只读存储器 Read Only Memory
只读存储器按内部结构可分为：
• • • • 固定只读存储器 可编程只读存储器 可擦除可编程只读存储器 电可擦除可编程只读存储器
地址输入
ROM PROM ROM属于组合PLD EPROM EEPROM
2n×b ROM A0 A1 A2 D0
数据输出
第七章
7.1 7.1.1 7.1.2 7.1.3 7.2 7.2.1 7.2.2 7.2.3 7.3 7.4 7.4.1 7.4.2 7.5 7.5.1 7.5.2 7.5.3 7.6
可编程逻辑器件 PLD
PLD 概述 PLD 的电路结构及分类 PLD 的编程工艺及描述的逻辑规则和符号 PLD 的设计过程及主要优点 只读存储器 ROM 的内部结构 用ROM 实现组合逻辑设计 常用的LSI ROM器件 可编程逻辑阵列 可编程阵列逻辑 组合PAL器件 时序PAL器件 通用逻辑阵列概述 GAL器件的主要特点 GAL器件的基本机构 GAL器件的命名及分类 硬件描述语言
7.1 PLD (Programmable Logic Device)概述
7.1.1 PLD的电路结构及分类
PLD 的内部包含很多结构相同的单元
P0
•••
与阵列
m个乘积项
或阵列
Pm-1
•••
•••
••• In-1
I0
O0
b 个输出
Ob-1
n 个输入
• 通过这些单元进行编程可完成“任意的”逻辑功能； • 功能强弱取决于片内单元的数目和阵列的大小； • 相同面积上，PLD可实现大于逻辑门实现的功能。
Ａ
Ｂ
0 0 0 1 Ｄ Ｅ Ｆ
1 0
1 1
0 0 1
0 0 1
输出F与任何输入项无相连， 总是“浮动”到逻辑“1”（恒1输 出），导致与门关闭。
7.1.3 PLD 的设计过程及主要优点
一、 PLD的设计过程
• 所需设备：两大类
1. 可编程逻辑开发软件 （编辑连接点的情况） 2. 编程器 （下载到连接点阵列里）
特点： 与阵列——固定
或阵列——可编程
⑶ 与门的表示
A B C D
编程连接
不连接
F A B C D 分立元件 PLD 结构
F
⑷ 或门的表示
A B C D
F
A B CD PLD 结构
F
分立元件
二、PLD 的描述规则和符号
⑸ 与门的缺省状态 当一个输入缓冲器的互补输出同时接到某一个单独乘积项 时，该乘积项的输出总为０。如图中Ｄ： D = A•A • B • B = 0 这种状态称为与门的缺省状态。可用乘积项Ｅ的符号表示。 A B D E F 0 0 1 0 0 1
设计
初步的 数字系统
仿真
正确的 数字系统
印制线路板
最终的 数字系统 PLD在线修改 数字系统 的PCB
PLD的主要优点：
1、简化系统设计
• 用户自定义功能能够满足各种使用需求，高效利用芯片减少分 离芯片的数量。 • 分离芯片的布线不自由，而芯片内部布线短并且耗电小 2、功能集成度高 • PLD可以替代4-12个中小规模芯片，更高的空间利用率，减少 电路板的大面积和体积。 • 实现成本降低 3、可靠性高 • 减少出错的因素、潜在出错的器件以及连线 • 大量生产前验证方案的正确性、可靠性以及电路规模。
7.1 PLD (Programmable Logic Device)概述
PLD 的电路结构
P0
•••
与阵列
m个乘积项
或阵列
或项输出
Pm-1
互补输入
•••
•••
•••
输出电路
输入电路
I0
n 个输入
In-1
O0
b 个输出
Ob-1
淡化变量代数形式
7.1 PLD (Programmable Logic Device)概述
•
设计过程分三个阶段：
1. 设计输入：将逻辑问题用PLD语言（或者逻辑图）描述出来， 如VHDL语言。 2. 设计实现：PLD软件进行编译成编程文件，由编程器写入芯片 3. 设计验证：一是模拟功能，检查各临界定时路径； 二是在电路板上测试。 一旦完成了编程，则芯片内编程信息不会丢失。
传统的原理图 硬件描述语言
7.1 PLD (Programmable Logic Device)概述
PLD ：可编程逻辑器件。
用户可以用开发工具按照自己的功能设计要求， 对芯片功能进行编程的大规模集成电路器件 优势： 简化设计过程、 降低系统的体积和成本， 提高系统可靠性的需求
PLD器件的发展历史：
• • • 最早是4、5篇晶体管-晶体管逻辑电路集成到一片上去 可擦可编程只读存储器EPROM、 电可擦除可编程只读存储器EEPROM。 静态随机存取存储器SRAM 可以完成简单的逻辑功能，用于小型的逻辑实现。