数字频率计
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《电子技术》课程设计报告
题目数字频率计
学院(部)信息学院
专业通信工程
班级通信一班
学生姓名
学号
12 月30 日至1 月13 日共2 周
指导教师(签字)
题目:数字频率计
目录
一、系统概述
1、设计任务和要求····················································
2 、系统设计方案·····················································
二、单元电路设计
1、 555时基电路·······················································
2、脉冲整形电路······················································
3、逻辑控制电路······················································
4、闸门电路··························································
5、计数、锁存、清零及显示电路·········································
三、系统综述
四、结束语
五、参考文献
六、元器件明细表,附图
七、鸣谢
八、收获与体会,存在的问题
摘要
频率计又称为频率计数器,是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为:当被测信号在特定时间段T内的周期个数为N时,则被测信号的频率f=N/T。频率计主要由四个部分构成:时基(T)电路、输入电路、计数显示电路以及控制电路。
本设计报告主要包括对数字频率计设计的设计要求、整体方案设计、单元电路设计、电路的测试与调整、设计小结。由于信号的波形多样,需要将其做归一处理———方波信号,我们需设计一个整形电路,将正弦波,三角波等信号转化为同频率的方波信号作为被测脉冲,然后用计数器测量出该信号在1S中的频率。然后,通过锁存器用数码管显示出来。
关键词时基电路整形电路单稳态触发器锁存器计数器数码显示 555定时器闸门电路
技术要求
1、会用555定时器构成多谐振荡器,产生宽度为一秒的脉冲信号,作为时基信号
2、单稳态触发器和施密特触发器的工作原理。
3、锁存器273和十进制计数器160的工作原理。
一、系统概述
1、设计要求
1、被测信号的频率范围100HZ~100KH
2、输入信号为正弦信号或方波信号
3、四位数码管显示所测频率,并用发光二极管表示单位
4、具有超量程报警功能
2、设计方案
频率的概念是指信号在单位时间(1s)内振动的次数,故要测量某未知信号的频率相当于测量其单位时间内的脉冲数量。
1、测量流程图如下
图1 数字频率计原理方框图
2、主要时序框图,如图2
图2 各信号时序图
二、单元电路设计
1、计数、锁存、清零及显示电路(1)电路结构
图12 计数、锁存及显示电路图
(2)、电路工作原理
计数﹑清零部分由两个74LS160D级联组成,当计数脉冲输入到74LS160D的CLK 端时计数器开始工作。当清零信号Ⅳ输入到74LS160D的CLR端时计数器清零。
锁存功能由74LS273完成,当锁存信号输入到74LS273的CLK端时锁存电路在清零信号之前完成对当前数值的锁存。
译码显示功能由4511BD译码器和数码显示管完成。
3、显示器性能测试
在单稳态触发器有高电平变为低电平时,显示器将现在在1S内脉冲波的个数,当频率设置为6000Hz时,显示器显示结果如图5所示。所显示表明显示器正常工作。
图5 显示器性能测试
2、 555时基电路
(1)、电路结构,如图3
图3
(2)、电路工作原理及参数的确定:
时基电路是由555定时器构成的振荡器,其功能为产生0.1秒的标准时间脉冲。
电阻电容的计算公式:
脉冲周期为T:T=t1+t2
高电平周期为t1:t1=0.7(R1+R2)C
低电平周期为t2:t2=0.7R2C
注:R1和R2均应大于1K小于3.3MK
经计算,要产生t1=1s,t2=0.025s的脉冲信号R1=120KΩ,R2=29KΩ
(3)、电路的仿真:
图4标准时间信号(高电平周期)
图5 标准时间信号(低电平周期)3、脉冲整形电路
(1)、电路结构,如图6
图6 整形电路(2)、电路仿真
图7 正弦波转化成方波
图8 三角波转为方波4、逻辑控制电路
(1)、电路结构
图9 逻辑控制电路图
(2)、电路工作原理及参数确定
根据图二所示波形,在每个时基信号Ⅰ的的下降沿需产生一个锁存信号Ⅲ,锁存信号的下降沿需产生一个清零信号Ⅳ,脉冲信号Ⅲ和Ⅳ可由两个单稳态触发电路SN74123N产生,它们的脉冲宽度由电路的时间常数决定。
设锁存信号Ⅲ和清零信号Ⅳ的脉冲宽度Tw相同,如果要求Tw=0.0045s,则得Tw=0.45RC=0.0045s。若取R=10KΩ,则C=0.45/R=1uF。
由SN74123N的功能可知,当1CLR=1B=1﹑触发脉冲从1A端输入时,在触发脉冲负跳变的作用下,输出端1Q可获得一正脉冲,其波形正好满足图1所示的波形Ⅲ要求,把-1Q 获得的脉冲信号作为第二个SN74123N的输入,其输出端-1Q获得的脉冲信号正好满足波形Ⅳ的要求。
(3)、电路仿真