15电子设计大赛频率计介绍

数字显示脉冲参数测试仪（A 题）
摘要：本文设计的是一个数字显示脉冲信号参数测试仪，实现对脉冲信号的参数测量。

根据需要完成的功能，分为：前端信号处理模块、峰值检波模块、窗口比较器模块、AD/DA模块、电源模块等。

本设计中，信号经峰值检波器后，信号被AD提取，MCU根据AD的结果切换到合适的档位获取脉冲幅值信息。

MCU同时输出适当的电压给窗口比较器，使比较器输出含频率、上升沿、下降沿、正脉宽等信息的脉冲，FPGA对信息脉冲精准处理，并将处理结果传给MCU，MCU将结果数字显示，从而实现各种参数的测量与显示。

本设计中的信号处理部分，利用FPGA的强大处理能力，完成数字信号的处理，将处理后的信号送至单片机进行显示，综合应用了电容去耦、滤波以及同轴电缆等抗干扰措施，减少的电路中的干扰。

经验证，本方案完成了全部基本功能和大部分扩展功能。

关键词：峰值检波窗口比较器脉冲参数测试等精度测频
目录
一、系统设计与方案论证 (2)
1.1 前端信号处理部分 (2)
1.2 信号幅值测量部分。

(2)
1.3 频率测量部分 (2)
1.4 时间沿、占空比测量部分 (3)
二、硬件电路设计 (4)
2.1系统框图 (4)
2.2前端信号处理电路设计 (4)
2.3峰值检波器电路设计 (5)
2.4比较器部分电路设计 (5)
2.5电源部分 (6)
三、软件设计 (7)
四、测试结果 (10)
参考文献 (15)
一、系统设计与方案论证
1.1 前端信号处理部分
由于信号幅度跨度大（20mv-5V），所以对于不同幅值的信号需要进行适当的处理后才能让后继电路精准的测出幅值。

方案一：采用高速AD直接方案，由于在上升沿极短时，需要对AD的速度有较高要求才能采到足够多的信号点进行处理，但高速AD在考虑到成本时位数比较低，精度较差。

且对信号处理的平台要求较高，性价比低。

方案二：采用继电器进行档位切换，对小信号放大，中等幅值信号跟随，大幅值信号衰减以便后继电路进行处理。

但本题对功耗有所考量，所以继电器不适用于这点要求。

方案三：采用模拟开关进行档位切换，TI公司的模拟开关TS5A3159DBVR在导通时通道阻值仅为1Ω，相对继电器基本没有功耗。

综合上述分析，选择方案三，模拟开关切换档位，配合宽带放大器对小信号放大。

1.2 信号幅值测量部分。

方案一：采用AD637交流有效值测量专用芯片，该芯片在千赫兹级别测量方面有着良好的表现，但是由于内部集成乘法器，输出端有2倍频的纹波存在，且该纹波幅值在信号频率非常低时较大。

方案二：采用峰值检波器进行幅值测量，该方案设计电路原理简单，在低频的幅频特性响应比较好，故采用方案二。

1.3 频率测量部分
方案一：采用单片机测量频率，利用捕获模式进行测量。

低频率实现简单，高频率实现复杂且不稳定。

方案二：采用FPGA测量频率，通过等精度测量的方法进行测量。

通过FPGA内部倍频到200M进行等精度测量，误差小，能满足题目的要求。

综合上述分析，方案一难以满足提高部分的要求，方案二，实现简单，效果好，可以满足全部要求。

故采用方案二。

图1 频率测量原理图
图2频率测量波形图
1.4 时间沿、占空比测量部分
方案一：采用高速AD进行采样，通过一定的算法得到上升时间、下降时间和占空比，原理简单、但算法实现难度较高。

方案二：采用双路比较器电路，通过DA输出脉冲幅度的50%测量占空比，输出脉冲幅度的10%、90%测量上升时间与下降时间，实现简单、但硬件稳定度要求较高。

综合上述分析，方案一对算法要求较高，不利于短时间调试。

方案二，实现简单，只要硬件稳定，可以满足全部要求。

故采用方案二。

图3 时间沿检测原理图
图4 时间沿检测电路图
图5 时间沿检测波形图
二、硬件电路设计
2.1系统框图
本系统模块框图如下图所示：
图6 系统框图
信号首先由模拟开关控制是否对信号进行放大衰减或者跟随，适当的信号进入峰值检波器后由AD采出信号的幅度。

后mcu输出信号幅度10% 和 90%两个点的参考电压，当信号幅值到达这两个点时，高速比较器做出响应，如果只考察信一端的比较器输出，便可以测出信号的频率。

只要读出两个比较器组成的脉宽时间便可以算出时间沿长短。

便可以利用类似的方法便可以测出信号的脉宽和占空比。

2.2前端信号处理电路设计
档位采用两个模拟开关TS5A3159DBVR，该模拟开关内阻仅为1Ω，通道控制二选一，只要把两个开关进行级联，便可以得到三个数控的模拟输出端。

衰减网络通过误差为0.01%的精密电阻进行分压，足以达到要求的最高精度1%的分压要求。

小信号放大采用电流反馈型运放，带宽增益积高。

在运放的供电端做好滤波工作，尽量减少小信号被放大之后的振铃现象。

2.3峰值检波器电路设计
峰值检波器的精准度直接关系到时间沿和高频时脉宽测量的精度。

所以峰值检波器对占空比、频率、以及适当范围幅值的要求都比较高。

我们采用中速比较器TLC6372和具有一定带宽、压摆率的精密运放LMP7708组成峰值检波器。

电路图如下：
图7 峰值检波电路图
小信号分析如下：当新的峰值信号进入时，比较器输出负电压，第一级运放输出正电压从而抬高第一级运放的电容的充电电压，待信号稳定后，由于下一级运放的跟随作用，电容的电压一直保持，从而信号的峰值得以直流输出。

2.4比较器部分电路设计
比较器的作用是为了检测出上升沿时段的宽度，所以响应速度有比较高的要求，我们的方案采用TLV3502（响应时间4.5ns）的高速比较器来实现这一功能。

DA的输出电平要求稳定，基本上不受其他信号的干扰，所以我们采用REF5050（参考电压为5.000V）的参考电压芯片保证DA输出的稳定。

图8 比较器电路图
该电路的关键部分就是比较器输出信号，以及FPGA采集比较器信号时，整块板的干扰信号较大，对DA输出的电压值大小影响较大，所以比较器的供电端要尽可能近的接大电容，防止信号干扰从供电端漏出去。

参考电压和DA输出电压的网络也做抗干扰措施。

2.5电源部分
电源是测试仪正常工作的重要保证，由于本设计使用双电源供电，因此采
用LM317+LM337+精密电位器调节RP2的方式实现±7V电源的对称。

由于317和337稳压芯片在噪声、温漂、加负载线性度方面不算微小，我们采用TPS7201和TPS72301进行进一步稳压在±5.25V，进一步保证电路的精密工作
三、软件设计
本系统采用MSP430F5529作为主控芯片，FPGA作为辅助芯片。

因此，本系统软件部分包括MSP430的C程序与FPGA的verilog语言编程。

MSP430作为主控芯片，主要负责控制AD采样、DA输出、LCD显示以及与FPGA通信。

FPGA则负责测量频率、占空比、上升时间、下降时间等脉冲参数。

系统控制示意图如下所示
图9 系统控制示意图
MSP430主要控制流程如下所示：
图10 MSP430主要控制流程图
FPGA频率倍频到200MHz
于fpga可以达到较高的工作频率，所以在测试精度方面有着良好的表现。

我们采用等精度测量，利用预置时间通过待测信号触发可实现精确同步，使得误差在要求范围之内。

比较器的两端信号进行与运算，与后的结果是两个脉冲。

误差一个脉宽宽度为上升沿时间的
脉宽，另一个脉宽宽度为下降沿时间的脉宽。

FPGA测量模块图如下所示：
图11 FPGA测量模块图
其中，NA为counter_A计数器的输入端,NA值为1S内待测脉冲的个数；
NB为counter_B计数器的输入端,NB值为1S内200M倍频时钟的个数；
NC为counter_C计数器的输入端,NC值为比较器输出的上升时间；
ND为counter_D计数器的输入端,ND值为比较器输出的下降时间；
NE为counter_E计数器的输入端,NE值为待测脉冲的周期；
NF为counter_F计数器的输入端,NF值为待测脉冲的高电平时间。

另外，我们还通过SPI协议实现FPGA与MSP430的通信，通信方式简单。

方便程序调试FPGA的SPI通信模块图如下所示：
图12 FPGA的SPI通信模块图
四、测试结果
电路工作稳定时，我们的电路在频率方面的测量可以达到较好的精度，有效值可以达到7-9位，上升沿误差5-10ns，占空比误差小于0.005%，幅值误差小于0.06%，加载后自制电源电压偏移量小于1mv，说明功耗较低。

满足了题目的大部分参数要求
测试表如下所示：
表2：幅度测试（1KHz、20%）
表4：频率测试（2.5Vp、50%）
表6：频率测试（5Vp、80%）
表10：上升时间测试
参考文献
【1】高吉祥著.《全国大学生电子设计竞赛培训系列教材电子仪器仪表设计》，电子工业出版社，2007.8.
【2】黄争著.《德州仪器高性能单片机和模拟器件在高校中的应用和选型指南》，德州仪器半导体技术（上海）有限公司大学计划部，2012.6.
【3】【美】Arthur B.Williams等.电子系统设计.北京：科学出版社，2010。