多晶硅薄膜晶体管的泄漏电流和噪声模型
P—Si TFTs带间隧穿电流的建模研究

i to u e .Th fe to nrd c d e efc fBBT n t u r ntc a a t rsi s a a y e o he c re h r ce itc i n lz d, a he r s a c e n te nd t e e r h s o h
外 ,为控制 短沟道效 应所 必需的高 沟道掺 杂使耗尽 层 的宽 度 也越 来 越 窄 。这 都将 导 致 B T效 应 引起 B 的泄漏 电流不断地增 大 .反 过来 限制了器件 的等 比 例缩小 。再者 ,随着 晶粒尺 寸的增大 ,B T效应将 B 变得更 加显著 。从 目前 的研 究报道来 看 ,还 没有人 给 出 P S T 丫 泄漏 区 B T电流 的完整模 型 [1 因 —i F r B 5。  ̄ 9
维普资讯
电 F产 品 可 靠 性 与 环 境 试 验
V L 6 T 带 间隧 穿 电流 的建模 研 究 —i F s
李树 花 ,李 斌
( 南 理 工 大学 微 电 子研 究 所 ,广东 广 州 5 0 4 ) 华 1 6 0
修 回 日期 :2 0 — 4 2 0 80 — 8
作 者 简 介 :李树 花 (9 1 ) 1 8 一 ,女 ,广 东阳春人 ,华南理 工大 学微 电子研 究所硕 士研 究生 ,研 究方向 为深亚微米 器件 建模及仿 真。 6 D N I HN IK K O I H A J GS I N I ZC A P EA X GY U N I H A A N N U N Y
多晶硅薄膜晶体管的有效迁移率模型

( 括耗尽 区 ) 包 电阻 尺 的 串联 :
6 2
华 南 理 工 大 学 学 报 (自 然 科 学 版)
第3 8卷
式 中 : 沟道 长度 ; 。 为 为低栅 压 下 的有效 迁移 率 ; Q 为晶粒 内部 的反型层 电荷. 。 由于晶粒 间界 陷 阱态 的存 在 , 晶粒 问 界 两侧 将 形 成耗尽 区 , 生 势 垒并 阻碍 载流 子 的运 动 . 产 因此 , 沟 道 内存 在 载 流子 输 运 特 性 相异 的两 种 区域 引.
沟 道 电阻 也可看 成是 晶粒 内部 电阻 R i 晶粒 间界 。 与
直 电场引起 的迁移率退化效应 , 时的有效迁移率为 此
x f - If: e —
1+
/ 5
c t ቤተ መጻሕፍቲ ባይዱ
() 9
式 中 : 为引起 迁移 率退化 的 临界 电场 ;而有 效栅 电场 E 可 由反 型层 电荷 以及 体 电荷 求 出 ] .
基金项 目:国家 自然科 学基 金资助项 目(0 7 00 6 76 2 )
作者简介 : 姚若河 (91)男 , 16一, 教授 , 士生导师 , 博 主要从 事集成 电路系 统设计 、 半导 体物理 及器件研 究. -a : hha@ Em i pr o l y
s u . du. n c te e
尺 = L
态、 表面散射效应等因素有关 , 因此用有效迁移率来
表 示 . 有 的 PS 丌 迁 移 率 模 型 多 为 经 验 公 现 -iT
式 ; 文献 [ ] 6 的有 效迁 移 率模 型考 虑 了 沟道 内晶
粒 间界 的数 目, 并将 晶粒 与 晶粒 问界分 开考 虑 , 忽 但
摘 要 : 出一个 多晶硅 薄膜 晶体管的有效迁移率模型. 提 该模 型同时考虑 了晶体 管沟道 内晶粒 的数 目、 流子在 晶粒 与晶粒 间界 处 不 同的输运 特性 和栅 致 迁移 率降低 效应 , 应 载 适
多晶硅薄膜晶体管源漏轻掺杂结构的优化设计

中 国科 学 院 九 五 计 划资 助礓 目 ( KY9 1A152  ̄ 吉 林 省 杰 出青 年 科学 研 究 计 莉 资 助 项 目 5一 0 ) 李 牧菊 女 , 7 l 6年 出生 , 士 研 究 生 , 9 博 主要 从 事 薄 膜 晶体 管 液 晶显 示 器 的 研 究 工作 . 究方 向 为 薄 膜 晶 体 管 的 物 理 模 型 , 件 设 计 与 优 化 研 器
晶硅 薄 膜 晶体管 的漏 电 流进 行 了合理 的 分 析 , 出 给
漏 电 流 与器 件 参 数 及 驱 动 电压 等 因素 问 的 函数 关
系 , 进 一步 提 出源 漏 轻掺 杂 结 构在 改进 器件 关 态 并
漏 电流 方面 的 物理 机 制 , 对轻 掺 杂 结构 多 晶硅 薄膜
关 键 氓 :薄 膜 晶体 管 ;热 电 子 发射
EEACC : 2 6 50
中图 分 类 号 :T 2 N3
文 献标 识 码 :A
文 章 编 号 :05 —] 7 2 0 ) 40 1 5 2 34 7 (0 2 0 —4 40
短 淘道 效应 中 的模 拟 结 果 . 论 文 中没 有 给 出明 确 但
维普资讯
第 2 卷 第 4期 3
20 0 2年 4月
半
导
体
学
报
V0 3 No 4 L2 .
A 0r , 2 2 00
CHI NES OURN AI Ej OF S EM I ONDUCTORS C
多晶硅 薄 膜 晶体 管 源漏 轻 掺 杂 结构 的优 化设 计
1 引言
多 晶硅薄膜 晶体 管在 高清晰度 液 晶显示 器及有
Halo LDD P-Si TFT工艺参数优化

HaloLDDP-SiTFT工艺参数优化作者:刘小红顾晓峰来源:《电脑知识与技术·学术交流》2008年第28期摘要:该文提出了多晶硅薄膜晶体管的一种Halo LDD新结构,Halo LDD结构能够有效地抑制短沟道效应,合理的Halo区掺杂分布会极大地改善小尺寸器件性能。
文中采用工艺模拟软件Tsuprem4和器件模拟软件Medici研究模拟了Halo结构的工艺参数对器件性能的影响,并进行优化。
分析表明,Halo注入角度、能量和剂量的增大会提高器件的阈值电压和开关比,降低泄漏电流和阈值漂移,有效的抑制热载流子效应;但也会部分地降低驱动能力,因此,要综合考虑,根据具体的条件,得到Halo结构最佳的工艺参数。
关键词:多晶硅薄膜晶体管;Halo;LDD;模拟中图分类号:TN432文献标识码:A文章编号:1009-3044(2008)28-0211-02Analysis and Optimization of P-Si TFT with Halo LDDLIU Xiao-hong,GU Xiao-feng(School of Information Technology,Jiangnan University,Wuxi 214122, China)Abstract: A new device structure of polysilicon thin film transistor, Halo LDD P-Si TFT, has been proposed.The Halo structure device can restrain the SCE effectively, and improve the device performance greatly with good doping distribution in the Halo region.In this paper,influence of Halo process parameter on device performance is researched and optimized with Tsuprem4 and Medici.It is found that higher tilt angle,energy and dosage gives increased threshold voltage and ration of Ion to Ioff,and also reduced leakage current and threshold voltage shift,but reduce drive current. Thus, before the best process parameter for Halo structure is abtained, every factors should be taken into account according to the specific condition.Key words: polysilicon TFT; Halo; LDD; Simulation1 引言作为一种能够有效地抑制短沟道效应的局部掺杂方法,Halo结构已经得到了人们的广泛的关注。
多晶硅薄膜晶体管亚阈值区准二维模型

多晶硅薄膜晶体管亚阈值区准二维模型吴为敬【期刊名称】《液晶与显示》【年(卷),期】2010(025)004【摘要】Based on the diffusion and thermal emission processes,an analytical subthreshold current model for polysilicon thin film transistors(poly-Si TFTs)is developed by a quasitwo-dimensional solution.An analytical expression of the subthreshold swing is subsequently obtained from the surface potential equation and the subthreshold current expression,which takes into account the grain size and trap states.This model has a simple functional form and it can reduce to that of the conventional long channel MOSFET in the case of large grain size and low trap states.The model has been verified by a good agreement between simulated results and experimental data.%从准二维泊松方程出发,结合多晶硅扩散和热发射载流子输运理论,建立了多晶硅薄膜晶体管亚阈值电流模型.由表面势方程及亚阈值电流方程求得包含陷阱态和晶粒尺寸的亚阈值斜率解析表达式.模型具有简明的表达式,并且在大晶粒和低陷阱态情形下可简化为传统长沟道MOSFET亚阈值区模型.仿真结果与试验数据符合得很好,验证了模型的正确性.【总页数】4页(P523-526)【作者】吴为敬【作者单位】华南理工大学,材料科学与工程学院,广东,广州,510641【正文语种】中文【中图分类】TN321+.5【相关文献】1.超浅结亚45nm MOSFET 亚阈值区二维电势模型 [J], 韩名君;柯导明2.纳米级MOSFET亚阈值区电流特性模型 [J], 王丹丹;王军;王林3.亚阈值状态下MOSFET二维双区和单区静电势模型的比较 [J], 张满红;袁至衡4.低掺杂多晶硅薄膜晶体管阈值电压的修正模型 [J], 姚若河;欧秀平5.多晶硅薄膜晶体管泄漏区带间隧穿电流的建模 [J], 李树花;李斌;吴为敬因版权原因,仅展示原文概要,查看原文内容请购买。
多晶硅薄膜晶体管的栅电容模型

DENG a -i g W nl n
( p rm n fEl to i En iern Jn nU ies y, u n z o 5 0 3 ,C ia, - i: w n@ 16 cr) De at e t o e rnc g neig, ia nvri G a g h u 1 60 hn Emald a l 2 .o c t n
a o lu n ra e o aet —o re c p ct n e i e k g e in a d g t-o d an c p c- n mao sic e s fg t-o s u c a a i c n Ia a e rg o n aet — r i a a i a
关 键 词 : 晶 硅 薄膜 晶体 管 ; 漏 电容 ; 源 电容 ; 型 多 栅 栅 模 文 献标 识 码 :A D I 1. 78 Y Y 2 12 0 . 1 8 O : 0 3 8 / J XS 0 16 20 7 中图 分 类 号 : N 3 1 5 T 2 .
晶
q
与
Ga e Ca a ia c o lo l slc n Thi l a i t r t p c t n e M de f Po y ii o n Fim Tr nss o s
Ab ta t o y i c n t i i r n it r a e u i u a e c p ct n ef a u e ,t a s h sr c :P l sl o h n fl t a ss o s h v n q e g t a a ia c e t r s h ti ,t e i m
e f c n o a c u t a e t — o r e c p ct n e a d g t — o d an c p ct n e c a a t rs is fe ti t c o n ,g t ~ o s u c a a ia c n a e t — r i a a ia c h r c e itc a e mo e e . Th o d a r e e t b t e i l t d mo e e u t n x e i e t ld t r d ld e g o g e m n e we n smu a e d l r s ls a d e p r n a a a m
基于表面势的多晶硅薄膜晶体管的栅电容模型

S f c — 0 e ta — a e a e Ca a ia e M o lo ur a e p t n i l b s d G t p c t nc de f
Po y ii o l s lc n Thi f l a i t r n- im Tr ns s o s
DENG an i ZHENG W lng Xue e CHEN rn Ron he gs ng
(n t ueo i ol t n c , o t h n ie s y o e h o g , u n z o ,5 0 4 , H N) I s tt f M c ee r i S u h C ia Unv ri T c n l y G a g h u 1 6 0 C i r co s t f o
维普资讯
第 2 卷 第 2 8 期 20 0 8年 6月
固体 电子 学 研 究 与进 展
RE E C &P S AR H ROGR S S E SOF S E
Vo _ 8, . l 2 No 2
J n ,2 0 u . 08
光 电子 学
、 8 、
基 于 表 面 势 的 多 晶硅 薄 膜 晶体 管 的栅 电容 模 型
邓婉玲 郑学仁 陈荣盛
( 南 理 工 大 学 微 电子 研 究 所 , 州 ,1 6 0 华 广 5 04 )
2 0— 70 0 70 —5收 稿 ,0 70 —7收 改 稿 2 0 —82
摘 要 : 式 地 推 导 多 晶 硅 薄 膜 晶 体 管 ( oy icnt i— l t n i os p l- i F 表 面 势 隐 含 方 程 的 近 似 显 P ls i hnfm r s tt , oyS T T) lo i a s 解 , 求 解 法 非 迭 代 的计 算 大 大 地 提 高 了 计 算 效 率 , 精 确 度 非 常 高 , 数 值 迭 代 结 果 比较 , 对 误 差 范 围 只 在 纳 该 且 与 绝 伏 数 量 级 。利 用 求 得 的表 面势 , 立 了一 个 p l—i F 栅 电容 模 型 , 电 容 电 压 模 型 能 连 续 、 确 地 描 述 p l- i 建 oyS T T 该 准 oyS TF 在 线 性 区 和 饱 和 区 的动 态 特 性 , 时 该 模 型 考 虑 了 kn T 同 ik效 应 、 道 长 度 调 制 效 应 和 寄 生 电 容 等 。对 实 验 数 据 沟 进 行 拟 合 发 现 , 出 的模 型 与 实 验 数 据 符 合 得 较 好 , 准 确 地 预 测 p l- i F 的栅 电容 特 性 。 提 能 oyS T T
多晶硅薄膜晶体管亚阈值区准二维模型

多 晶 硅 薄 膜 晶体 管 亚 阈 值 区准 二 维 模 型
吴 为敬
( 南 理 工 大 学 材 料 科 学 与 工 程 学 院 , 东 广 州 5 0 4 , — i:WU j cte u c) 华 广 1 6 1 E mal w @su. d .n
摘
要 : 准 二 维 泊 松 方 程 出 发 , 合 多 晶 硅 扩 散 和 热 发 射 载 流 子 输 运 理 论 , 立 了 多 晶硅 薄 膜 晶 体 管 亚 阈 从 结 建
t i d fom t u f c p t nta e u to nd t s t e ho d c r nt xp e so ane r he s r a e o e i l q a i n a he ub hr s l ur e e r s i n, wh c ih t ke n o a c ntt e g an sz nd t a t t s a s i t c ou h r i ie a r p s a e .Th s mo lh sa s mpl un ton lf r a i de a i ef c i a o m nd
W U e j g W ii —n
( olg f Ma ei l ce c n n i ern S u hC ia Unv ri f Teh o o y, C le e tra in e d E g n ei g, o t h n ie st o c n lg o S a y
多晶硅薄膜晶体管的泄漏电流和噪声模型

( aua S i c dt n N t l c neE io ) r e i
文章编号 : 0055 2 1 )00 2 —6 10 —6 X(00 1.o40
多 晶硅 薄膜 晶体 管 的泄 漏 电流和 噪 声模 型 木
黄君 凯 郑学仁 邓婉玲
(. 1华南理工大学 电子与信息学院 , 广东 广州 50 4 ; . 16 0 2 暨南大学 信息科学技术学 院,广东 广州 5 0 3 ) 16 0
收 稿 日期 : 0 9 1 .3 2 0 — 12 基 金 项 目 : 东 省教 育 部 产 学 研结 合 项 目 (08 0 00 0 ) 广 2 0 A 94 0 1 1
N( A
=
x\ pE [
T -
E
E+i\-) c l EE ) e Tc x p 。 [
( p( ) e ) E e T x x p p (
泄漏 电流的产生机制依赖于电场和温度 , 尤其是 电场.
R ( — ( -n  ̄N ( T 。 E )= i r p ) D E)
— — 一
() 3
由于薄膜晶体管反向工作时, 漏区和沟道之间形成反 偏 p结, n 大部分 电势都施加 在反偏 p n结 上 , 因此存 在较 大 的电场 , 激发 了载流子 的产生 一复合 ( — . GR) 在不 同的偏置 和温度条件下 , 占主导地位 的发射 产生机制将有所不 同, 一直以来, 学者们对泄漏电流 的产 生 机制存 在 争论. 中从 多 晶硅 薄膜 晶体 管 的 文
制 , 出了泄漏 区的 G R模 型 : 提 .
,
限制 了其应用 范 围. 因此 , 对多 晶硅薄膜 晶体管 泄漏
电流 的产 生 机 制 以及 建 模 进 行 研 究 具 有 现 实 的 意义 . 高密度 的陷阱态 对多 晶硅薄膜 晶体 管 的泄 漏 电 流特性产生重要 的影 响. 在反 向工作 区, 一般 认 为陷
多晶硅薄膜晶体管特性研究

多晶硅薄膜晶体管特性研究摘要多晶硅薄膜晶体管(polysilicon thin film transiston)因其高迁移率、高速高集成化、p 型和n型导电模式、自对准结构以及耗电小、分辨率高等优点,近年来被广泛的应用于液晶显示器。
随着器件尺寸减小至深亚微米,热载流子退化效应所致器件以及电路系统的可靠性是器件的长期失效问题。
本文主要研究热载流子效应。
首先,研究热载流子退化与栅极应力电压,漏极应力电压及应力时间的依赖关系。
其次,漏极轻掺杂(Light Doped Drain,LDD)结构是提高多晶硅薄膜晶体管抗热载流子特性的一种有效方法,研究了LDD结构多晶硅薄膜晶体管的结构参数对器件可靠性的影响。
关键词:多晶硅薄膜晶体管热载流子效应可靠性Study on Characteristics of polysilicon thin film transistorAbstractToday, p-Si TFTs are used broadly in display devices because of its high field effect mobility,high integration and high speed,high definition display,n channel and p channel capability,low power consumption and self-aligned structures. With the device scaling down to deep-submicrometer, the reliability of the device circuit system induced by hot carrier effect is long-term failure.Hot carrier effects is studied. Firstly,we mainly study the dependence between hot carrier degradation and gate-stress voltage,drain-stress voltage and stress time.Secondly,the structure of Light Doped Drain is an effective means to resist hot carrier effect ,the influence of parameters of LDD structures on reliability of p-Si TFT was investigated.Keywords:p-Si TFT;hot carrier effect;reliability目录摘要 (I)Abstract (II)第一章绪论 (1)1.1薄膜晶体管的发展 (1)1.2薄膜晶体管的结构以及工作原理 (2)1.2.1薄膜晶体管的结构 (2)1.2.2薄膜晶体管的工作原理 (3)1.3多晶硅薄膜晶体管的应用 (4)1.4多晶硅薄膜晶体管的热载流子效应 (5)第二章多晶硅薄膜晶体管的热载流子效应 (6)2.1热载流子效应 (6)2.2热载流子注入栅氧化层引起的退化 (6)2.3热载流子的注入机制 (7)2.4 提高多晶硅薄膜晶体管抗热载流子效应的措施 (9)2.5本章小结 (9)第三章多晶硅薄膜晶体管可靠性研究 (10)3.1多晶硅薄膜晶体管可靠性与热载流子应力条件的依赖关系 (10)3.1.1 阈值电压变化与栅极应力电压的关系 (10)3.1.2 阈值电压变化与漏极应力电压的关系 (11)3.1.3 阈值电压变化与应力时间的关系 (12)3.2 LDD多晶硅薄膜晶体管 (12)3.3 LDD多晶硅薄膜晶体管对热载流子效应的改善 (13)3.4 LDD多晶硅薄膜晶体管的结构参数对可靠性的影响 (14)3.4.1 LDD区注入能量对器件的影响 (14)3.4.2 LDD区掺杂浓度对横向电场的影响 (15)3.4.3 LDD区掺杂浓度对驱动性能的影响 (16)3.5 LDD结构多晶硅薄膜晶体管热载流子退化的简单模型 (17)3.6本章小结 (19)结语 (20)参考文献 (21)致谢 (22)第一章绪论1.1薄膜晶体管的发展人类对薄膜晶体管(thin film transiston: TFT)的研究工作已经有很长的历史。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
华南理工大学学报(自然科学版)第38卷第10期Journa l o f South C hina U niversity o f Techno l o g yV o.l 38 N o .102010年10月(N atura l Science Editi o n)O ctober 2010文章编号:1000 565X (2010)10 0024 06收稿日期:2009 11 23*基金项目:广东省教育部产学研结合项目(2008A 090400011)作者简介:黄君凯(1963 ),男,在职博士生,暨南大学教授,主要从事多晶硅薄膜晶体管物理特性和建模研究.E m a i:l h j k196310@多晶硅薄膜晶体管的泄漏电流和噪声模型*黄君凯1郑学仁1邓婉玲2(1.华南理工大学电子与信息学院,广东广州510640;2.暨南大学信息科学技术学院,广东广州510630)摘 要:为了建立适用于电路仿真器的泄漏区模型,通过泄漏电流、激活能和低频噪声等研究了多晶硅薄膜晶体管的泄漏产生机制.在不同的电场条件下,基于不同的泄漏产生机制,提出了产生-复合率的分区近似计算模型,并统一成适用于1 106~5 108V /m 电场范围的泄漏电流模型.同时,建立了中低电场区的激活能模型和泄漏区低频噪声紧凑模型.将模型仿真结果与实验数据进行了比较,证明了所建立模型的有效性,且模型适用于电路仿真器.关键词:多晶硅;薄膜晶体管;泄漏电流;激活能;低频噪声模型中图分类号:TN 303 do :i 10.3969/.j issn.1000 565X .2010.10.005多晶硅薄膜晶体管的应用日益广泛,特别是在有源液晶显示器、固体图像传感器等领域中的发展极为迅速[1].当作为开关元件应用时,器件的电流开关比十分重要,但由于多晶硅薄膜晶体管的关态电流(通常称为泄漏电流)通常比较大,一定程度上限制了其应用范围.因此,对多晶硅薄膜晶体管泄漏电流的产生机制以及建模进行研究具有现实的意义.高密度的陷阱态对多晶硅薄膜晶体管的泄漏电流特性产生重要的影响.在反向工作区,一般认为陷阱态引起的泄漏电流的产生机制有:载流子热发射[2]、Poole Frenkel (PF)场助热发射[3]、载流子从陷阱的直接隧穿(TAT)[4]、热离子场助发射(TFE )[5]、带到带隧穿(BBT)[6]、多晶硅薄膜的电阻电流[7]等.泄漏电流的产生机制依赖于电场和温度,尤其是电场.由于薄膜晶体管反向工作时,漏区和沟道之间形成反偏pn 结,大部分电势都施加在反偏pn 结上,因此存在较大的电场,激发了载流子的产生-复合(G R ).在不同的偏置和温度条件下,占主导地位的发射产生机制将有所不同,一直以来,学者们对泄漏电流的产生机制存在争论.文中从多晶硅薄膜晶体管的G R 模型[8]出发,分析了不同电场条件下泄漏电流的产生机制,分别建立了泄漏区的激活能模型和低频噪声模型,并通过实验验证了所建模型的有效性.1 G R 模型分析及泄漏电流的产生机制文献[8]中综合考虑了泄漏电流的多种产生机制,提出了泄漏区的G R 模型:U G-R =E CE V [R D(E T )+R A (E T )]d E T(1)R A (E T )=(np -n 2i )N A (E T )n +n 1c p ( F + Cou l p )+p +p 1c n (1+ D iracn )(2)R D (E T )=(np -n 2i )N D (E T )n +n 1c p (1+ D irac p )+p +p 1c n ( F + Cou ln )(3)N A (E T )=N D eepAexpE T -E C E Deep A +N Ta ilA exp E T -E C E Ta ilA(4)N D (E T )=N D eepDexp E V -E T E DeepD+N TailD expE V -E T E TailD(5)式中: F 是PF 效应增强因子; Cou ln ,p 和 D iracn ,p 分别是Cou lo mb ic 陷阱和D irac 陷阱在电场作用下的发射率比;N A 和N D 分别代表双指数形式的类受主和类施主陷阱态密度分布;U G R 是总的G R 率;E C 是导带底能级;E V 是价带顶能级;E T 是陷阱能级;n 是导带电子浓度;p 是价带空穴浓度;n i 是本征载流子浓度,其值与温度有关[9];n 1和p 1分别是陷阱能级上的电子浓度和空穴浓度;c n 和c p 分别是电子和空穴的俘获系数;N D eepA和N Ta ilA 分别是类受主的深能级和带尾态的陷阱态密度;N D eepD 和N TailD 分别是类施主的深能级和带尾态的陷阱态密度;E D eepA和E Ta ilA 分别是类受主的深能级和带尾态的特征能量宽度;E D eepD 和E TailD 分别是类施主的深能级和带尾态的特征能量宽度.式(1)所描述的G R 率在电场(F,单位为V /m )为1 106~8 108V /m 时的数值计算结果如图1所示,其中m *e 和m *h 分别是电子和空穴的隧穿有效质量.由于 Cou ln ,p 和 D iracn ,p 包含对隧穿几率的积分,因此式(1)的G R 率是一个双积分表达式.双积分的计算不仅需要消耗大量的计算资源,而且无法清晰地表征陷阱态的发射产生机制对泄漏电流的影响.为了进一步揭示泄漏电流产生的主要机制,文中将电场划分成3个区间进行分析,即低电场区(1 0 106V /m !F <1 0 107V /m )、中电场区(1 0 107V /m !F <1 2 108V /m )和高电场区(F ∀1 2 108V /m).图1 U G R 与F 的关系F i g .1 U G R as a f unction o f F1.1 低电场区如图2所示,在低电场区,l g U G R 与电场的开方近似呈线性关系,与文献[9]中结果一致,且 F =exp q 3F /(p S i )k T,其中q 是电子电量, S i 是硅的介电常数,k 是Bo ltz m ann 常数,T 是热力学温度.可见,在低电场区,PF 效应增强下的热发射是泄漏电流产生的主要机制.因此,可以导出低电场区U G R 的渐进方程为U L G-R=a 1exp a 2q 3F /(p S i )k T(6)式中:a 1和a 2是拟合系数.从图2中可知,在低场区,式(6)能较好地拟合式(1)的数值仿真结果.同时,如图2所示,采用不同的陷阱参数,式(6)仍有较好的拟合结果.进一步的计算表明,仿真结果的相对误差(U G R -U LG R U G R )平均值为0 0315,满足器件应用的要求.存在该误差的主要原因是式(6)中只考虑了 F 因子,而式(1)中则综合考虑了影响泄漏电流的各种因素.图2仿真结果的相对误差最大值约为0 0900,且出现在电场值较大处,这是由于此时电场已接近中电场区范围,热离子场助发射逐渐替代热发射成为主要的泄漏产生机制.另外,在较低的V dg (V dg =V d -V g ,单位为V ,其中V d 是漏电压,V g 是栅电压)下,lg I leak 与V dg 也近似呈线性关系.这进一步验证了在低电场区泄漏电流的主要产生机制是PF 效应增强下的热发射.图2 低电场区U G R 与F 、I leak 与V dg 的关系F i g .2 R e lati onships bet w een U G R and F ,and bet ween I leakandV dg i n l ow i ntensit y electric fieldV d =1V;陷阱曲线1参数:a 1=7 4 1018c m -3/s 、a 2=0 7,其它参数与图1相同;陷阱曲线2参数:a 1=2 01018c m -3/s 、a 2=0 7、N De ep A =N D eep D =2 1018c m -3#e V -1、N Ta il A =N T ail D =1 1021c m -3#e V -1、E Deep A =E De ep D =0 1610e V 、E T a il A =E Ta il D =0 0166eV,其它参数与图1相同 另外,G R 率受温度T 的影响较大,特别是在热发射主导下.当电场固定时,激活能E a 就是曲线ln I leak -1/(k T )的斜率.当E a 减小时,陷阱态的载流子产生率将增加,从而引起泄漏电流的增加,因此E a 反映了U G R 或I leak 随温度的变化情况.考虑式(1)25第10期黄君凯等:多晶硅薄膜晶体管的泄漏电流和噪声模型中的n i 随温度T 的变化情况[10],利用式(6)可以得到低电场区E a 的近似表达式为E L a=E g 2-a 2q 3F p S i(7)其中E g 是多晶硅材料的禁带宽度.1.2 中电场区在中电场区,lg U G R 与电场F 近似呈线性关系,如图3所示,其中W 和L 分别为薄膜晶体管的沟宽和沟长.图3反映了在中电场条件下,PF 效应影响下的热离子场助发射是泄漏电流的主要产生机制,此时陷阱中的载流子首先热激发到一个虚能级[5,11],然后从那里直接隧穿到导带或价带.为了保证低、中电场区的U G R 表达式连续,可推导出中电场区U G R 的渐进方程为UM G R=a 1exp a 2k Tq 3F low p S i# exp a 02k T q 3p Si F low(F -F low )(8)式中:F low 是低电场和中电场交界处的电场值;a 0是拟合参数.图3 中电场区U G R 与F 、I leak 与V dg 的关系F ig .3 R elati onship bet w een UG R and F,and bet ween I leak andV dg i n m odera te i ntens i ty electr i c fi e l dW =50 m,L =6 m,V d =5 1V ,a 0=0 745,其它参数值与图2相同从图3中可知,在中电场区,式(8)是一个适用于不同陷阱密度参数的近似表达式.图3仿真结果的相对误差平均值为0 0865,可满足应用要求.存在该误差的主要原因是式(8)中只考虑了D irac 陷阱的TFE 效应,而忽略了其它因素.此外,实验结果[5]也验证了在中电场范围的V dg 下,lg I leak 与V dg 呈正比关系.如前所述,TFE 机制包括热激发过程,因此温度既影响了热发射,也影响了TFE 的几率.利用式(8),可推导出中电场区E a 的近似方程:E M a=E g2-q 3p S i F lowa 02F !+a 2-a 02F low (9)其中拟合因子!考虑了在中电场区的电场较高值处,U G R 逐渐受到TAT 机制的影响.由于直接隧穿机制不受温度的影响,因此E a 在高电场区快速下降.1.3 高电场区在高电场区,隧穿几率大大增加,而PF 效应影响的热发射可忽略,因而载流子从陷阱直接隧穿机制占主导地位.如图4所示,当F ∀1 2 108V /m 时,lg (U G R /F )与1/F 近似呈线性关系,这表明此时直接隧穿占优.在高电场条件下,U G R 只考虑了载流子从陷阱的直接隧穿,没有考虑载流子的BBT 机制.事实上,当F ∀1 0 108V /m 时,BBT 的作用相当重要[12].注意到BBT 对净G R 率的贡献也存在lg (U G R /F )∃1/F 的关系.因此,综合考虑TAT 和BBT 机制,高电场区G R 率的渐进方程可以表示为U HG R =a 3F exp (-a 4/F ), F ∀F h igh a 3F h igh exp (-a 4/F h igh ), F <F h igh(10)式中:a 3和a 4是拟合系数;F high 是中电场与高电场交界处的电场强度.从图4中可知,在V dg 取高值时,ln (I leak /V dg )与1/V dg 呈线性关系,表明此时隧穿机制(包括TAT 和BBT )已经成为泄漏电流的主要产生机制;当F >F h igh 时,式(10)的函数值逼近了式(1)的数值积分结果.图4仿真结果的相对误差平均值为0 1700,产生该误差的主要原因是式(10)中只考虑了直接隧穿机制,而忽略了其它产生机制.图4 高电场区U G R /F 与1/F 、I le ak /V dg 与1/V dg 的关系F i g .4R elati onship be t w een U G R /F and 1/F,and bet weenI leak /V dg and 1/V dg i n h i gh intensity e lectr i c fi e l dV d =10V ;陷阱曲线1参数:a 3=1023c m -2#s -1#V -1,a 4=1 3 109V /m;陷阱曲线2参数:a 4=1 3 109V /m;a 3=2 9 1022c m -2#s -1#V -1;其它参数值与图2相同26华南理工大学学报(自然科学版)第38卷由于纯隧穿机制受温度的影响可忽略,隧穿几率主要受高电场的影响.在泄漏区,随着负栅压和漏压的增大,漏耗尽区的高电场降低了载流子需要克服的势垒.此时,增加的电场使激活能快速下降,E a 可低于0 1e V.综上所述,结合在低、中和高电场中起主导作用的U L G R、U M G R和U H G R,可得到总的G R率:U L M G R=U LG R1+l1e xp F-F lowl2+U M G R1+l1exp-(F-F low)l2(11)U G R=11/U L M G R+11U H G R(12)式中:l1和l2反映了U G R在不同电场区过渡的突变程度;F high为[13]:F h igh=22m*e E C c1k T/(qh)(13)式中:c1是拟合系数,取0 5<c1<1 5;h=h/(2p), h是普朗克常数.当c1=1 21时,式(13)的计算结果与高电场范围F∀1 2 108V/m一致.为了进一步确定F low,取F=F h igh,令式(10)与式(8)相等,求解得到F low=1 01 107V/m,此值与中电场范围一致.基于式(12),泄漏电流可近似描述为[11]:I leak=qV ol U G R(14)式中:V ol是耗尽的栅漏交叠区的体积,栅漏交叠区是泄漏电流产生机制的主要发生区域.因此,运用式(14)可以快速地计算电场F为106~5 108V/m的泄漏电流值.2 泄漏区的低频噪声模型为了进一步确定泄漏电流的产生机制,可以将低频噪声测量及模型应用到泄漏电流的分析中[14].在n沟薄膜晶体管中泄漏电流的噪声主要是由漏结耗尽区的载流子数目涨落造成的.因此,测量得到的低频泄漏电流噪声S L基本满足1/f(f是工作频率)规律.在泄漏工作区,正常的偏压V d和V g下,漏结附近的最大电场值通常处于中电场区或高电场区,因此文中讨论的低频噪声模型只考虑这两种电场范围.由于电流的涨落是由电场F的起伏引起的,因此在高电场区,泄漏电流的噪声频谱密度可以表示为[14]:S L=42S i∀I leak∀F2SQWL(15)其中S Q为界面电荷的频谱密度.对于单一陷阱能级而言,S Q是Lorentzian频谱,因此有[15]:S Q∃4t1+4p2f2t2(16)其中t是时间常数.考虑到多晶硅材料中陷阱态的分布是连续的,时间常数的分布g(t)∃1/t,因此1/f的频谱为[15]: %1t4t1+4p2f2t2d t=1f(17)所以,考虑陷阱态的连续分布,应有S Q∃1f(18)另外,在高电场区,利用式(10)和(14),有∀I leak∀F=qV ol a31+a4Fexp-a4F=I leak1+a4/FF(19)将式(18)和(19)代入式(15),S L可简写成S h igh L=A11+a4/FF2I2leakf(20)其中A1是高电场区噪声频谱密度的幅值拟合系数.式(20)就是高电场区泄漏电流噪声频谱密度的紧凑模型.基于类似的分析,可推导得到中电场区泄漏电流噪声频谱密度的紧凑模型:S m id L=A2I2leakf(21)其中A2是中电场区噪声频谱密度的幅值拟合系数.以上分析表明,泄漏电流和噪声都与电场有关,最大的电场主要发生在栅漏覆盖区[16],此时电场的大小可近似表示为[17]:F=V dg-V fbt OX( S i/ O X)+V dw(22)式中:t OX是栅氧化层厚度; OX是栅氧化层的介电常数;V fb是平带电压;w为拟合参数.3 实验结果与讨论式(7)和(9)可分别用于近似计算低电场区和中电场区的E a,而在高电场区E a快速下降到0 1e V 以下.图5分别给出了由式(7)和(9)计算得到的E a 与由数值仿真式(1)得到的激活能.从图5中可见,文中提出的E a计算方法在低电场区和中场电区是有效的;E a随电场的增加而下降,因为受温度影响27第10期黄君凯等:多晶硅薄膜晶体管的泄漏电流和噪声模型较大的热发射和TFE 主要发生在这两个电场区.图5 低、中电场区E a -F 特性的模型仿真结果与式(1)的数值仿真结果比较F ig .5 Co m parison of E a -F cha racter istics bet ween si m ulati onresults of the propsed m ode ls and nu m erical si m ulati on results o f Equ .(1)f o r lo w and moderate i ntensity elec tr ic fi e l ds图6给出了器件在不同漏压下泄漏区的转移特性曲线.从图6中可见,模型(式(14))计算结果与实验结果[7]相吻合,其中模型计算所用参数值如下:t O X =100n m ,w =5 10-5c m ,qV ol =1 28 10-34C #c m 3,a 1=3 75 1020c m -3/s ,a 2=1,a 3=1023c m-2/(s #V ),a 0=0 92,a 4=6 108V /c m ,V fb =0V ,l 1=1 1,l 2=4 103V /c m .图7(a )给出了n 沟多晶硅薄膜晶体管在高电场区的低频噪声频谱密度与泄漏电流的关系.根据式(20)可知,lg (S high L[F /(1+a 4/F )]2)与l g I leak 应呈线性关系,且斜率为2.如图7(a )所示,对实验结果[14]进行整理,并画出这两者之间的关系曲线,发现它们的确呈线性关系且斜率约为2,从而验证了式(20)的高电场区泄漏电流噪声频谱密度紧凑模型是有效的.图6 泄漏区转移特性的模型计算结果与实验结果[7]比较F i g .6 Co m parison o f transfer character istics i n leakage reg i onbet w een ca l culati on resu lts by m ode l s and exper i m enta l results i n R eference [7]图7 两种薄膜晶体管的S h i g h L[F /(1+a 4/F )]2与I leak 的关系F i g .7 R e l a ti onsh i p be t w een S high L[F /(1+a 4/F )]2and I leak f o r t w o types o f thin fil m transist o rs注意到纳米晶硅薄膜晶体管的物理特性与多晶硅薄膜晶体管存在相似性,但纳米晶硅薄膜晶体管的陷阱态密度更高,因此也可以采用多晶硅薄膜晶体管的建模理论对其建立模型.图7(b )给出了纳米晶硅薄膜晶体管在高电场条件下,泄漏区中28华南理工大学学报(自然科学版)第38卷S h igh L[F/(1+a4/F)]2与I leak的关系曲线,其中F利用式(22)计算得到.从图7(b)中可见,l g(S h ighL[F/ (1+a4/F)]2)与l g I leak同样呈线性关系且斜率也约为2.因此式(20)对纳米晶硅薄膜晶体管同样有效.4 结语基于低电场区的PF增强热发射、中电场区的热离子场助发射、高电场区的隧穿这3类泄漏电流的产生机制,分别在不同电场条件下和满足器件应用的误差范围内,提出了双积分G R率的近似计算模型.由于泄漏电流除了依赖于电场外,还与温度有关,因此提出了相应的激活能模型.为了进一步确定泄漏电流的产生机制,提出了泄漏区的低频噪声模型.泄漏电流、激活能和噪声频谱密度的计算结果与实验数据的比较,证明了文中模型的有效性.由于该模型无需进行积分计算,从而提高了运算速度,因此所建立的模型适用于电路仿真器中.参考文献:[1] 郑学仁,邓婉玲,陈荣盛.多晶硅薄膜晶体管的电流和电容分析模型[J].华南理工大学学报:自然科学版,2007,35(10):221 226.Zheng X ue ren,D eng W an li ng,Chen Rong sheng.A nalytical current and capac itance m ode ls o f po l ys ilicon t h i nfil m transist o rs[J].Journal o f South Ch i na U n i versity o fT echno l ogy:N a t ura l Sc i ence Editi on,2007,35(10):221226.[2] Brotherton S D,A y res J R,Y oung N D.Character i sati on o flow temperature poly Si t h i n fil m transi stors[J].Soli dSta te E lectron i cs,1991,34(7):671 679.[3] Seki S,K ogure O,T suji ya m a B.L eakag e current character i sti cs o f offset ga te structure polycrysta lli ne siliconM O SFET s[J].I EEE E lectron D ev ice L etters,1987,8(9):434 436.[4] K i m C H,Sohn K S.T emperature dependen t l eakage currents i n po lycry sta lli ne sili con thi n fil m transi stors[J].Jou rnal of A pp lied Phy si cs,1997,81(12):8084 8089. [5] JacunskiM D,ShurM S,Owusu A A,et a.l A short channe l DC SP ICE mode l for po l ysilicon th i n fil m transistorsinc l udi ng temperat u re effects[J].I EEE T ransac ti ons onE l ec tron D ev ices,1999,46(6):1146 1157.[6] D i m itr i adis C A,Fa r m ak i s F V,B ri n i J,et a.l D ependenceo f the leakage current on the fil m qua lity i n polycrysta lli nesili con th i n fil m transistors[J].Journa l o f A pp lied Physics,2000,88(5):2648 2651.[7] O no K,A oya m a T,K onish i N,et a.l Ana l ys i s o f currentvo ltage character istics of low te m pera t ure processed po l ysilicon thin fil m transisto rs[J].I EEE T ransacti ons onE lectron Dev ices,1992,39(4):792 802.[8] L ui O K B,M ig li o ra to P.A ne w gene ration reco m b i na ti onmodel for dev ice si m ulation inc l udi ng the Poo le F renke leffect and phonon assisted t unneli ng[J].So lid StateE lectronics,1997,41(4):575 583.[9] W u W J,Y ao R H,L i S H,e t a.l A compact model f o rpo lysili con TFT s l eakage current i ncl uding the Poo leF renke l effect[J].I EEE T ransactions on E lectron D ev i ces,2007,54(11):2975 2983.[10] A rora N D.M OSFET m ode ls for VLS I circu it si m u l a ti on[M].N e w Y ork:Spri nger V erlag,1993.[11] Bha ttacharya S S,Bane rjee S K,N guyen B Y,et a.l T e mperat u re dependence o f the anom alous leakage curren t inpo l ysilicon on insu l a tor M OSFET s[J].IEEE T ransacti ons on E l ectron D ev ices,1994,41(2):221 227. [12] Hurkx G A M,K l aassen D B M,K nuversM P G.A newreco m b i nati on m ode l for dev i ce si m ulati on i ncl uding tunneli ng[J].IEEE T ransacti ons on E lectron D ev ices,1992,39(2):331 338.[13] V incentG,Chan tre A,Bo is D.E lectr ic fi e l d eff ec t on thetherma l e m issi on o f traps in sem i conductor j unctions[J].Journa l of A ppli ed Physics,1979,50(8):54845487.[14] A ng eli s C T,D i m itriadis C A,Sa m aras I,et a.l St udy ofleakage current in n channe l and p channe l po l y crysta lli ne silicon t h i n fil m transistors by conduc ti on and l owfrequency no i se measure m ent[J].Journa l o f A ppli edPhysi cs,1997,82(8):4095 4101.[15] H oog e F N.O n t he additiv i ty o f gene ration reco m b i na ti onspectra Part1:Conduction band w ith t wo cen tres[J].Physi ca B:Condensed M atter,2002,311(3/4):238249.[16] K ang I S,Yu S H,San S W,et a.l Low leakage currentstruc t ures w ith subgate i n me tal i nduced unil ate ra lly crystallized sili con th i n fil m transist o rs[J].Journa l of theElectroche m i ca l So ciety,2008,155(7):H536 H539. [17] H atzopou l os A T,A rpatzan is N,T ass i s D H,et a.l St udyo f the dra i n l eakage current i n bo tto m ga ted nano crysta lli ne sili con t h i n fil m trans i stors by conduction and l owfrequency no ise m easurem ents[J].I EEE T ransactionson E lectron D ev i ces,2007,54(5):1076 1081.(下转第35页)29第10期黄君凯等:多晶硅薄膜晶体管的泄漏电流和噪声模型Quantified Feedback Preprocessi ng ofM IMO OFD M Syste m sZhou D ong y ue Hu B in jie(Schoo l o f E lectron ic and Infor m a ti on Eng i neering ,South Ch i na U nivers it y of T echno logy ,G uang zhou 510640,G uangdong ,China)Abst ract :I n order to reduce the feedback b its o fM I M O OFDM preprocessi n g syste m s ,a ne w li m ited feedback preprocessi n g sche m e ,w hich incl u des do w nlink quantified power distribution coefficients and quantified diversity w e i g ht vectors ,is proposed based on the spatial d i v ersity ofM I M O OFD M syste m s .I n this sche m e ,the po w er dis tri b ution o f sub carriers is un ifor m l y quantified by the receiverw ith a lo w co mp lex ity and the preprocessing diversity vectors are quantified v ia j o int interpo lati o n opti m ization .Then ,the li m ited b its o f quantified po w er distribution and vector infor m ati o n are fed back to the trans m itter ,and the quan titati v e infor m ati o n obta i n ed fro m the feedback is used by t h e trans m itter to restore the preprocessed po w er allocati o n and vector through i n ter polati o n .Si m ulated re su lts sho w that t h e proposed sche m e considerably i m proves the BER (B it Error Rate)perfor m ance of the syste m .K ey w ords :orthogona l frequency division m ultiplex i n g ;prepr ocessing ;li m ited feedback ;quantification ;space di versity责任编辑:许花桃(上接第29页)Leakage Curre nt and Noise M odel of Pol ysilicon Thin Fil m TransistorsH uang Jun kai 1Zheng X ue ren 1D eng Wan ling2(1.Schoo l of Electron ic and In f o r ma tion Eng ineer i ng ,South Chi na Un i versity of T echno l ogy ,G uangzhou 510640,G uangdong ,Chi na ;2.Co ll ege o f Info r m ati on Sc i ence and T echnology ,Ji nan U n i v ers it y ,G uang z hou 510630,G uangdong ,China)Abst ract :In order to estab lish a su itab le m odel to descri b e the leakage reg ion of circuit si m ulato rs ,t h e leakage generati o n m echanis m of po lysilicon thin fil m transistors is i n vestigated i n ter m s of curren,t activati o n energy and lo w frequency no ise ,etc .Then,based on different leakage m echan is m s ,so m e approx i m ations o f the genera ti o n re co m b i n ati o n m odel are proposed,and a unified leakage curren tm ode l su itable for the e lectric fi e l d of 1 106~5 108V /m is deduced .M oreover ,the acti v ation energy m ode ls fo r lo w and m oderate electric fields are derived ,and a co m pactm odel for lo w frequency leakage curren t no ise is put for w ard .Co m parisons bet w een the si m ulated and the experi m ental resu lts sho w t h at the proposed m odels are a ll effective and su itab le for circu it si m u l a tors .K ey w ords :po l y silicon ;th i n fil m transistors ;leakage curren;t acti v ation energy ;lo w frequency noise m odel责任编辑:许花桃35第10期周冬跃等:量化反馈的M I M O OFD M 预处理方法。