模数转换器

设计题目：模数转换器

系别：应用电子与通信技术系

班级：0992221

学生姓名：刘明慧

指导教师：刘洋

成绩：

2012年3月21日

目录

第1章绪论 (1)

1.1选题目的 (1)

1.2 设计要求 (1)

1.3 设计题目 (1)

1.4 设计指标 (1)

第2章电路结构及工作原理 (2)

2.1 整机电路方框图 (2)

2.2 整机原理图 (2)

2.3 工作原理 (3)

第3章单元电路设计及器件选择 (4)

3.1 单元电路设计 (4)

3.1.1电压比较单元 (4)

3.1.2 寄存器单元 (4)

3.1.3 优先编码器单元 (5)

3.2 器件选择 (5)

3.2.1 电压比较器的选择 (5)

3.2.2 寄存器的选择 (6)

3.2.3 优先编码器的选择 (7)

第4章电路的组装与调试 (8)

4.1 电路的组装 (8)

4.2 整机的布线原则 (8)

4.3 电子元器件的插装 (8)

4.3.1 元器件分类 (8)

4.3.2 元器件引脚成型 (8)

4.3.3 插件顺序 (8)

4.4 电子元器件的焊接 (8)

4.5 电路的调试 (9)

4.5.1 故障分析及解决办法 (9)

4.6 实验数据 (9)

4.7 误差分析 (10)

结论 (11)

收获和体会 (12)

致谢 (13)

参考文献 (14)

附录 (15)

课程设计任务书

2012年3月21日

第1章绪论

1.1 选题目的

随着数字电子技术的迅猛发展，各种数字设备几经渗透了国民经济的所有领域。计算机只能对数字信号进行处理，处理的结果还是数字量，然而计算机在用于生产过程自动控制时，其所要处理的变量往往是连续变化的物理量，如温度、压力、速度等都是模拟量，这些非电的模拟量先要经过传感器变成电压或电流等电的模拟量，然后在转化为数字量，才能送入计算机进行处理。这就需要一种能在模拟信号与数字信号之间起桥梁作用的电路，把它们称为模数转换电路。能将模拟信号转换成数字信号的电路，称为模数转换器。

1.2 设计要求

模拟量转换为数字量，模拟量输入数字量输出。

1.3 设计题目

四位并行比较型模数转换器

1.4 设计指标

输入电压模拟量，输出用发光二极管显示相应的变化。

第2章电路结构及工作原理

2.1 整机电路方框图

根据本课程的功能及技术指标，设计出方框图。

图2-1 整机电路方框图

2.2 整机原理图

根据方框图设计出原理图，555产生震荡，提供给触发器脉冲。

图2-2 原理图

图2-3脉冲产生

2.3 工作原理

图2-2-1所示为四位并行比较型模数转换原理电路，它由电压比较器、寄存器和优先编码器三部分组成。Uref 是基准电压，Ui 是模拟电压输入端，D3、D2、D1、D0是输出的四位二进制代码，CP 是控制时钟信号。

电阻链把基准电压Uref 分压，得到从 116 Uref 、216

Uref 、316 Uref 、…、1516

Uref 不同的15个比较电压，把这15个比较电压分别作为15个比较器C1～C15的输入端基准电压。量化单位为116

Uref 。然后，同时将输入的模拟电压同时加到每个比较器的另一个输入端上，与这15个基准电压进行比较。例如，当716

Uref ﹤Ui ﹤816

Uref 时，C1,C2到C7输出全为1，而其他输出全为0。比较器的输出状态由D 触发器进行存储，在经优先编码器编码，得到数字量输出四位二进制代码。

第3章单元电路设计及器件选择3.1 单元电路设计

3.1.1 电压比较单元

正输入端是模拟电压，负输入端是基准电压

图3-1 电压比较电路

3.1.2 寄存器单元

用D触发器，输出等于输入

图3-2 寄存器电路

3.1.3 优先编码器单元

两片8线-3线编码器级联成16线-4线编码器

图3-3 编码器电路

3.2 器件选择

根据电路原理选择合适的元器件

3.2.1 电压比较器的选择

由于本电路需要用到15个电压比较器，数量比较多，所以选择了集4个电压比较器于一体的LM339。LM339集成块内部装有四个独立的电压比较器，该电压比较器的特点是：1、失调电压小，典型值为2mV；2、电源电压范围宽，单电源为2-36V，双电源电压为±1V-±18V；3、对比较信号源的内阻限制较宽；

4、共模范围很大，为0～（Ucc-1.5V）Vo；

5、差动输入电压范围较大，大到可以等于电源电压；

6、输出端电位可灵活方便地选用。引脚如图3-4所示。

图3-4 LM339引脚图

3.2.2 寄存器的选择

寄存器由边沿D触发器进行存储，边沿触发器的次态仅取决于时钟信号CP上升沿（或下降沿）到达时刻输入信号的状态，也就是说，在有效触发沿之前和之后输入信号变化对触发器状态均无影响，从而克服了空翻，提高了抗干扰能力。

本电路采用的触发器为74LS377，此芯片内部集成8个D触发器，D0～D7为8位数据输入端，Q0～Q7为8位数据输出端，G 为使能控制端，CLK为时钟信号，上升沿锁存数据。引脚如图3-2-2所示。功能如表3-1所示。

图3-5 74LS377引脚图