数字电子钟设计EDA电子电工实习报告

*******大学

实验报告

实验名称数字电子钟设计课程名称电工电子实习

专业班级：学生姓名：STT 学号：成绩：

指导教师：实验日期：

【总体思路】

◆ 必做部分：设计一个数字电子时钟。

通过分析实验要求得出：选用74LS163芯片共计6片，采用同步计数的方法来设计相关计时器（同一源输入脉冲接至CLK ，控制ENT 使能端实现计数），秒位计时器与分位计时器均为60进制，时位计时器为24进制。

◆ 选作部分：电子钟实现校时、清零和整点报时功能。

通过分析实验要求得出：1.控制数字电子钟分低位与时低位的使能端（ENT ）输入（将使能端的输入分两部分，一种是自然输入，一种是输入相应电平信号手动控制使能信号）实现校时；2.控制数字电子钟各个位的清零端（CLRN ）输入（清零端的输入分两部分，一种为自然输入，一种是输入相应电平信号手动控制清零）实现清零；3.控制验证当数字电子钟的输出为59分50秒时，与一个本电路所用的源输入脉冲信号，利用与门的特性输出相应的高低电平接通蜂鸣器实现整点报时。

【具体设计】

◆ 必做部分：设计一个数字电子时钟。 1. 秒位计时电路设计（60进制）

秒低位计数用十进制计数器（74163改装）计数，由脉冲信号触发计数，9秒（秒低位输出1001B ）时，秒低位清零；秒高位计数用六进制计数器（74163改装）计数，9秒时，秒高位芯片ENT 输入高电平，由此触发计数，59秒（秒低位输出1001B ，秒高位输出0101B ）时，秒高位清零。如下图（2）所示：

图（2） 秒位计时电路

VCC

pin_name1

INPUT s9OUTPUT

s10OUTPUT s11OUTPUT s12

OUTPUT

s13OUTPUT s14OUTPUT s15OUTPUT s16

OUTPUT

COUNTER

C B A ENT

D CLRN

CLK ENP LDN

QA QB QC QD RCO

74163

inst2

COUNTER

C B A ENT

D CLRN CLK

ENP LDN QA QB QC QD RCO

74163

inst13

NOT inst46A N D 2

i n s t 47

NOT

inst48

A N D 3

i n s t 49

秒低位

秒高位

源输入脉冲

四、实验结果

◆ 完成必做部分：数字电子时钟的设计，下载到实验板上硬件仿真实现预期设计。 利用MAX+PLUSII 进行仿真的波形如下图（9）—图（13）所示：

◆ 完成选做部分：电子钟实现校时、清零和整点报时功能电路的设计，下载到实验

板上硬件仿真基本实现预期设计。（校时功能仍有优化空间） 【问题分析及处理】

1. 实验伊始，波形仿真时观察到时钟各位数字显示不是按照0—9顺序显示的，而且有一定的跳变。经分析是软件设置中高低位对应关系不正确，修改后部分位显示正常；

2. 1问题基础上，继续分析发现秒到分及分到时的进位逻辑有一定问题（例：错误

图（12） 时低位(hourl)波形正确

图（13） 时高位(hourh)波形正确

图（９） 秒低位(secl)秒高位(sech)波形正确 图（10） 分低位(minl)波形正确 图（11） 分高位(minh)波形正确