低频数字式相位测量仪

低频数字式相位测量仪摘 要此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。

为使系统更加稳定，使系统整体精度得以保障，本电路两块T89C52为核心控制器件分别控制相位测量、数字式移相信号发生,在数字式移相信号发生部分采用了锁相技术、CPLD 等技术, 使输出波形精度大大提高，并可对频率自动校验，提高频率稳定性。

一、题目要求（一） 任务设计并制作一个低频相位测量系统，包括相位测量仪、数字式移相信号发生器和移相网络三部分，示意图如下：图2 移相网络（二） 要求1、 基本要求（1）设计并制作一个相位测量仪（参见图1）a. 频率范围:20H z ～20ＫH z 。

b. 相位测量仪的输入阻抗≥100K Ω。

c. 允许两路输入正弦信号峰—峰值可分别在1V ～5V 内变化。

图1 相位测量仪图2 数字式移相信号发生器d.相位测量绝对误差≤2°e.具有频率测量及数字显示功能.f.相位差数字显示:相位读数为0°～359.9°，分辨率为0.1°。

（2）参考图2制作一个移相网络a.输入信号频率:100H z、1KH z、10ＫH z。

b.连续相移范围：—45°～+45°。

c.A¹、B¹输出的正弦信号峰—峰值可分别在0.3V～5V内变化。

2、发挥部分（1）设计并制作一个数字式移相信号发生器（图3），用以产生相位测量仪所需的输入正弦信号，要求：a.频率范围:20H z～20ＫH z，频率步进为20H z，输出频率可预置。

b.A、B输出正弦信号峰—峰值可分别在0.3V～5V内变化。

c.相位差范围0°～359°，相位差步进为1°，相位差可预置。

d.数字显示预置的频率、相位差值。

（2）在保持相位测量仪测量误差和频率范围不变的条件下，扩展相位测量仪输入正弦信号峰—峰值至0.3V～5V范围。

（3）用数字移相信号发生器校验相位测量仪，自选几个频点、相位差值和不同幅度进行校验。

（4）其它。

二、方案比较（一）基本要求1、低频数字式相位测量仪方案一：采用数字电路结合模拟振荡形成相位测量仪，功能不容易实现而且电路十分复杂，并且此方案的精度很难达到设计要求，因此本设计不采用。

方案二：采用单片机系统来控制，输入信号经移相网络得到所要求的相位差的两路信号，送至过零比较器，此处是相位测量仪的关键，因为相位检测时，其基准的确定是十分困难的，在过零出如能取出一个信号作为基准为最好，这一个特殊点比其它点特点更鲜明、更易判断，也即更好控制，将检测到的信号预分频后送至单片机，检测出两路信号的时间差，从而反推出相位差，采用单片机系统简单、易行，能很好的实现相位测量仪的功能。

因此，我们采用这种方案。

2、移相网络方案一：由晶体管组成的移相网络，对输入有较高要求，这里由于输入阻抗比较小，很难达到题目的要求，而且其移相的难度比较高，控制也不易。

方案二：参考题目的图2，由运放与RC组成的移相网络，两个运放与RC网络分别移相0～-180º与-180º～-360º,经合成放大得到理想波形，由于运放的输入阻抗可达到兆欧对输入信号要求大幅度降低，经电位器调节输出之间的压差来获得所需相位，对于相位的控制也变得非常容易，经过论证，我们认为采用第二种方案更加简单、易行。

（二）数字式移相信号发生器方案一：完全采用单片机系统的来实现数字式移相信号发生器所需的功能，单片机承担繁重的工作，还将分出大量的时间进行运算，使得整体运行变慢，大量运算所带来的指令将误差变的很大，使得精度下降。

方案二：采用单片机与CPLD合作的系统，此方案与上一方案相比，将大量的运算任务交给了CPLD，降低了单片机的负担，加快了单片机的响应速度，减小了系统带来的误差。

经过论证，我们认为采用第二种方案更加简单、容易实现。

三、设计与论证（一）基本要求1、低频数字式相位测量仪根据题目的要求我们设计出低频数字式相位测量仪的原理框图，整个测量仪包含整形放大/限幅单元、分频电路与多路选择单元、单片机及其显示单元及各部分。

频率为20H z～20ＫH z的A、B两路输入的正弦信号经过整形放大/限幅单元后整形为方波，分频电路与多路选择单元完成把方波分频为八级信号，通过多路选择器把信号输入单片机，单片机首先进行预测，判断出所需分频信号然后控制多路选择器使相应信号输入单片机再进行A、B两路信号的相位差的计算，并通过显示部分显示频率与相位差低频数字式相位测量仪原理框图（二）数字式移相信号发生器根据题目的要求我们设计出数字式移相信号发生器的原理框图，整个测量仪包含分频锁相单元、相位控制单元、波形发生与输出单元、单片机控制及其显示单元各部分。

（数字式移相信号发生器的原理框图如下图）分频锁相单元把晶振产生的信号分频、锁相为系统所需的频率信号，然后信号输入相位控制单元根据键盘设置的相位差产生相应的A、B两相信号的地址，使波形发生与输出单元输出所需的正弦波信号。

数字式移相信号发生器原理框图三、理论分析与计算（一）低频数字式相位测量仪经过整形放大/限幅单元后的A、B两路输入的信号频率相同，相位差0°～359°的信号，分别输入单片机89C52的INT0、INT1端，作为外中断输入，选择下降沿中断。

测量过程是，首先定时器初值为零，INT0中断，启动T0、T1计数，INT1中断结束T1计数，读T1计数值为T B，对应A、B相位差，INT0第二次下降沿中断，结束T0计数, 读T0计数值为T A对应周期。

则被测信号频率f=单片机机器周期／T AA、B两路信号相位差α＝T B×360°／T A由于被测信号频率范围20H z ～20ＫH z ，要保证测量相位精度小于2°,分频率分辨率0.1°,则计数值≥3600，所以在前段采用分频电路74LS393，实现多周期测量，分频系数为M ，可变，用单片机控制74LS151实现，根据精度要求，把频率范围分为四段，如下表所示，单片机先预置（M ＝1），确定正式测量的分频系数M 。

则计算公式变为f=M ×单片机机器周期/T A A、B 两路信号相位差 α＝T B ×360°／T Af M=1 M C B A N 20 H z ～200 H z 50000～5000 1 000 50000～5000 20 0H z ～2K H z 5000～500 8 011 40000～4000 2KH z ～10K H z 500～100 64 110 32000～6400 10KH z ～20K H z100～5012811112800～6400（三） 移相网络由运放与RC 组成的移相网络，两个运放与RC 网络分别移相0～-180º与-180º～-360º,经合成放大得到理想波形，（三）数字式移相信号发生器 1、分频锁相单元a.数字式移相信号发生器要求发生的信号频率范围为20H z ～20ＫH z ，频率步进为20H z ，相位差范围0°～359°，相位差步进为1°。

以20H z 为例，由于相位差范围0°～359°，相位差步进为1°所以要求信号必须为20×360＝7200H z 即7.2K ，40H z 要求信号必须为40×360＝14400H z 即14.4K ，···，20ＫH z 要求信号必须为20Ｋ×360＝7200KH z 即7.2M ，因此要达到上述要求，系统的基本工作频率必须在7.2Ｋ～（A ） INT0 （B ） INT1T0启动T1启动T1结束T0结束7.2M 可调。

根据计算结果我们选用3.6864M 晶振，信号经CD4060 9分频后可得到7.2K 的信号，为保证系统的精度与稳定，还必须用锁相环锁定频率与相位。

分频电路如上图。

b.锁相环的基本原理锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL 。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC ）、压控振荡器（VCO ）。

低通滤波器三部分组成，如图1所示。

压控振荡器的输出Uo 接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud 大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui 与来自压控振荡器的输出信号Uo 相比较，比较结果产生的误差输出电压UΨ正比于Ui 和Uo 两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud 。

这个平均值电压Ud 朝着减小VCO 输出频率和输入频率之差的方向变化，直至VCO 输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO 可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO 锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO 输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS 锁相环集成电路，其特点是电源电压范围宽（为3V －18V ），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时鉴相器环路 滤波器压控 振荡器输入 u d (t)u C (t)u 2(t)u 1(t)输出 图1 基本锁相环框图禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极。

图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。