汽车尾灯设计

淮海工学院

课程设计报告书

课程名称：数电技术课程设计

题目：汽车尾灯控制器的设计

系（院）：电子工程学院

学期：2011-2012-2

专业班级：电子101

姓名：王琛

学号：031091121

评语：

成绩：

签名：

日期：

1. 设计目的及主要任务

1.1设计目的

①要求了解汽车尾灯控制电路的工作原理，掌握其外围电路的设计与主要性能参数的测试方法。

②要求掌握基于单片机或数字集成电路的汽车尾灯控制器的设计方法与数

字电子线路系统的装调技术。

1.2 设计任务及主要技术指标

①设汽车尾部左右两侧各有3 个指示灯（用发光管模拟），要求是：

1、汽车正常行驶时，尾灯全部熄灭。

2、当汽车右转弯时，右侧3 个指示灯按右循顺序点亮。

3、当汽车左转弯时，左侧3 个指示灯按左循顺序点亮。

4、临时刹车时，所有指示灯同时闪烁。

②确定设计方案，按功能模块的划分选择元、器件和集成电路，设计分电路，阐述基本原理。

③绘制总体电路原理图再仿真。

2. 方案论证及设计原理

2.1 方案确定与论证

汽车尾灯控制器的常见电路形式有基于集成门电路构成的电路系统和基于单片机系统构建的控制电路。

单片机成本较低，其外围电路的元器件价格也不高，但系统软硬件设计相对比较复杂，运用单片机控制方案，该系统硬件设计包含扩展电路部分和系统配置电路部分，软件设计又要注意算法的合理选择和程序的优化设计，所以该系统电路软硬件设计工作量都相对较大。

集成门电路系统稳定性高，结果再现性好，系统分析与设计相对较为容易。虽然由于其电路实现过程较为简单，必须根据逻辑代数规则对系统进行设计，但是次汽车尾灯控制电路逻辑变量简单，状态少，因此电路结构简单，所用芯片少，成本也不高。

综合以上考虑及现有知识，选用逻辑电路搭建汽车尾灯控制电路。

2.2 设计原理

2.2.1 汽车尾灯显示状态与汽车运行状态的关系

设置两个状态控制变量来区分汽车尾灯的四种不同的显示模式。假定用开关K1,K0 进行显示模式控制，可列出汽车尾灯显示状态与汽车运行状态的关系，如

表1汽车尾灯显示状态与汽车运行状态的关系

开关控制

汽车运行状态左转尾灯右转尾灯

K1K0 L1L2L3 R1R2R3

0 0 正向行驶灯灭灯灭

0 1 右转弯灯灭按R1R2R3向右依次点亮

1 0 左转弯按L1L2L3向左依次点亮灯灭

1 1 刹车所有尾灯同时点亮

2.2.2 汽车尾灯控制器功能描述

在汽车左右转弯行驶时，由于3 个指示灯被循环顺序点亮，所以可以用一个三进制计数器的状态控制译码器电路顺序输出高电平，按要求顺序点亮3 个指示灯。设三进制计数器的状态用Q1 和Q0 表示，可得出描述指示灯L1、L2、L3、R1、R2、R3 与开关控制变量Ｋ1 和Ｋ0，计数器的状态Q1、Q0 以及时钟脉冲CP 之间关系，如表2 所示（‘1’表示点亮，‘0’表示熄灭）。

表2 汽车尾灯控制器功能描述

控制变量计数器状态汽车尾灯

K1 K0 Q1 Q0 L1 L2 L3 R1 R2 R3

0 0 X X 0 0 0 0 0 0

0 1 0 0

0 1

1 0

0 0 0 1 0 0

0 0 0 0 1 0

0 0 0 0 0 1

1 0 0 0

0 1

1 0

1 0 0 0 0 0

0 1 0 0 0 0

0 0 1 0 0 0

1 1 X X CP CP CP CP CP CP

根据以上设计分析与功能描述，可以得出汽车尾灯控制器的结构框图，如图

图1 汽车尾灯控制器的结构框图

3．单元电路设计

根据原理框图可知：整体电路需要脉冲信号、三进制计数器控制电路、开关控制、译码与显示驱动电路五个单元。

3.1 开关控制电路

开关通过一个电阻与VCC 相接，另一端与地相接就可以实现控制输出为0与1 的功能了，如图2所示

图2 逻辑开关 3.2 脉冲电路

由于此控制电路对秒脉冲的精度要求不高，所以选择用NE555 构成的多谐振荡器作为脉冲电路，其原理图如图3

脉冲

模式控制电路

显示驱动电路

译码电路

三进制计数电路

尾灯状态显示电路

图3 多谐振荡电路

输出脉冲频率f=1.43/(R1+2R )C

由上公式可知为了保证输出脉冲周期约为1 秒，可以令

RA=10K RB=510K C=1uF

C1=1uF 可以来防止外界信号的干扰，VCC=5V 其中3 为脉冲输出口

3.3 三进制计数器控制电路

三进制计数器可用触发器级联构成也可由集成计数器改造，考虑到直接用计数器改比用触发器构成计数器的电路结构简单，因此设计中我们选用十六进制计数器74LS161 来改成三进制计数器。

图4 74LS161 芯片的管脚图

TC 进位输出端

CP 时钟输入端(上升沿有效)

R 异步清零输入端(低电平有效)

CEP 计数控制端

CET 计数控制端

P0—P3 并行数据输入端

LOAD 同步并行置入控制端(低电平有效)

Q0—Q3 输出端

74LS161 功能表：

由以上74LS161 的功能表可知，当把QA 与QB 输入与非门，输出端接在CLEAR 端，即可以通过反馈清零的方法做出三进制计数器，即QA 与QB 实现00—01—10—00 的循环，其电路结构如图5 所示。

图5 三进制计数电路

3.4 译码电路

通过两个开关的断开与闭合来实现四种功能的切换，三八译码器74LS138 可