15数字逻辑实验指导书1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑与数字系统实验指导书
青岛大学信息工程学院实验中心巨春民
2015年3月
实验报告要求
本课程实验报告要求用电子版。每位同学用自己的学号+班级+姓名建一个文件夹（如2014xxxxxxx计算机X班张三），再在其中以“实验x”作为子文件夹，子文件夹中包括WORD 文档实验报告（名称为“实验x实验报告”，格式为实验名称、实验目的、实验内容，实验内容中的电路图用Multisim中电路图复制粘贴）和实验中完成的各Multisim文件、VerilogHDL源文件、电路图和波形图（以其实验内容命名）。
实验一电子电路仿真方法与门电路实验
一、实验目的
1．熟悉电路仿真软件Multisim的安装与使用方法。
2．验证常用集成逻辑门电路的逻辑功能。
3．掌握各种门电路的逻辑符号。
4．了解集成电路的外引线排列及其使用方法。
5. 学会用Multisim设计子电路。
二、实验内容
1．用逻辑门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表1.1中。
注：与门型号7408，或门7432，与非门7400，或非门7402，异或门7486，反相器7404.
2．用
L=ABCDEFGH，写出逻辑表达式，给出逻辑电路图，并验证逻辑功能填入表1.2中。
()'
三、实验总结
四、心得与体会
实验二门电路基础
一、实验目的
1. 掌握CMOS反相器、与非门、或非门的构成与工作原理。
2. 熟悉CMOS传输门的使用方法。
3. 了解漏极开路的门电路使用方法。
二、实验内容
1. 用一个NMOS和一个PMOS构成一个CMOS反相器，实现Y=A’。给出电路图，分析其工作原理，测试其逻辑功能填入表2-1。
表2-1 CMOS反相器逻辑功能表
2. 用2个NMOS和2个PMOS构成一个CMOS与非门，实现Y=(AB)’。给出电路图，分析其工作原理，测试其逻辑功能填入表2-2。
3. 用2个NMOS和2个PMOS构成一个CMOS或非门，实现Y=(A+B)’。给出电路图，分析其工作原理，测试其逻辑功能填入表2-3。
表2-3 CMOS或非门逻辑功能表
4. 用CMOS传输门和反相器构成异或门，实现Y=A B
。给出电路图，测试其逻辑功能填入表2-4。
表2-4 或非门逻辑功能表
5. 用1片漏极开路的2输入端CMOS与非门电路74HC01D实现与或非门Y=（AB+CD+EF+GH）’，给出电路图，并测试其逻辑功能填入表2-5。
表2-5与或非门逻辑功能表
三、实验总结
四、心得与体会
实验三组合逻辑电路设计（一）
一、实验目的
1.掌握组合逻辑电路的设计方法
2. 掌握全加器的逻辑功能
3. 了解七段显示数码管的原理及显示译码器的设计方法。
二、实验内容(以下题目任选1~2个)
1. 设计一个1位全加器电路，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能填入表
2.1中。
表2.1
2. 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。
3. 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。
4. 试设计一个码转换电路，将4位自然二进制码转换为格雷码。可以采用任何逻辑门电路来实现。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。
5. 设计一个十六进制共阴极7段显示译码器，其译码输出真值表如表3.2所示，写出各输出端的逻辑表达式，给出其电路图，并在Multisim下仿真验证其功能。
表2.2 十六进制7段显示译码器输出真值
三、实验总结
四、心得与体会
实验四编码器及其应用
一、实验目的
掌握优先编码器的逻辑功能，学会编码器的级联扩展应用。
二、实验内容
1. 验证优先编码器74148的逻辑功能，给出接线电路图，并按表4.1输入编码信号，将各输出端测试结果填入表4.1中。
接线电路图，并验证其逻辑功能填入表4.2。设编码输入信号为A’15~A’0，编码输出信号为高电平有效的Z3~Z0。
3. 用4片74148级联扩展实现32线-5线编码器的逻辑功能，画出逻辑电路图，给出Multisim 接线电路图，并验证其逻辑功能填入表
4.3。设编码输入信号为A’31~A’0，编码输出信号为高电平有效的Z4~Z0。
三、实验总结
四、心得与体会
实验五 译码器及其应用
一、实验目的
掌握译码器的逻辑功能、级联扩展方法及实现逻辑函数的方法 二、实验内容
1. 验证3-8译码器74138的逻辑功能，给出接线电路图，并按表5.1输入译码信号，将各输出端测试结果填入表5.1中。
2. 用2片74138级联扩展实现4线-16线译码器的逻辑功能，画出逻辑电路图，给出Multisim 逻辑电路图，并验证其逻辑功能填入表 5.2。设译编码输入信号为B 3~B 0，译码输出信号为
150'~'L L 。